سلام و خسته نباشید
امروز با یه سوال دیگه مهمون خونه های گرم شما هستیم و ممنون میشم اگه تا پایان این تاپیک مارو همراهی کنید
آقا بدون حاشیه سری میرم سر اصل مطلب
من یه برنامه دیدم که تو قسمت entity ش چنتا از ورودی و خروجی ها رو از نوع integer تعریف کرده بود !!!!!! :eek: :eek: :eek: میشه چنین کاری کرد مگه ؟؟ !!!
مگه ورودی و خروجی یه ic یا component که میسازیم تو fpga نباید حتما از نوع std_logic باشه ؟
میشه یه راهنمایی کنید لطفا ؟ مگه نباید با دستور conv_std_logic_vector اول integer رو به std_logic تبدیل کرد بعد به خروجی وصل کنیم ؟
ممنون از پاسخ گو
امروز با یه سوال دیگه مهمون خونه های گرم شما هستیم و ممنون میشم اگه تا پایان این تاپیک مارو همراهی کنید
آقا بدون حاشیه سری میرم سر اصل مطلب
من یه برنامه دیدم که تو قسمت entity ش چنتا از ورودی و خروجی ها رو از نوع integer تعریف کرده بود !!!!!! :eek: :eek: :eek: میشه چنین کاری کرد مگه ؟؟ !!!
مگه ورودی و خروجی یه ic یا component که میسازیم تو fpga نباید حتما از نوع std_logic باشه ؟
میشه یه راهنمایی کنید لطفا ؟ مگه نباید با دستور conv_std_logic_vector اول integer رو به std_logic تبدیل کرد بعد به خروجی وصل کنیم ؟
ممنون از پاسخ گو
دیدگاه