باسلام
به درخواست دوستان پروزه ای رو آماده کردم که از پایه طراحی یک فیلتر IIR در متلب و شبیه سازی نرم افزاری آن و همچنین پیاده سازی آن توسط زبان توصیف سخت افزار VHDL را کامل توضیح می دهد. توجه شود فیلتر پیاده سازی شده صرفا جنبه آموزشی دارد و بسیار ساده پیاده سازی شده است و عواملی مانند محدودیت FPGA در نظر گرفته نشده است. البته پس از اتمام پروزه کارشناسی روشی بهینه تر برای طراحی فیلترهای دیجیتال ارائه خواهم داد که به جای رجیسترها از حافظه استفاده می کند و افزایش مرتبه فیلتر در عملکرد ان تاثیری نخواهد داشت. این پروزه صرفا شروعی است برای دوستانی که علاقه مند به کار در این زمینه هستند.
تمامی کدها و فایل های مربوطه در ضمیمه قرار دارند.
امیدوارم مفید واقع بشه. :nice:
http://uplod.ir/nj89uuxma6m2/IIR_Filter.rar.htm
به درخواست دوستان پروزه ای رو آماده کردم که از پایه طراحی یک فیلتر IIR در متلب و شبیه سازی نرم افزاری آن و همچنین پیاده سازی آن توسط زبان توصیف سخت افزار VHDL را کامل توضیح می دهد. توجه شود فیلتر پیاده سازی شده صرفا جنبه آموزشی دارد و بسیار ساده پیاده سازی شده است و عواملی مانند محدودیت FPGA در نظر گرفته نشده است. البته پس از اتمام پروزه کارشناسی روشی بهینه تر برای طراحی فیلترهای دیجیتال ارائه خواهم داد که به جای رجیسترها از حافظه استفاده می کند و افزایش مرتبه فیلتر در عملکرد ان تاثیری نخواهد داشت. این پروزه صرفا شروعی است برای دوستانی که علاقه مند به کار در این زمینه هستند.
تمامی کدها و فایل های مربوطه در ضمیمه قرار دارند.
امیدوارم مفید واقع بشه. :nice:
http://uplod.ir/nj89uuxma6m2/IIR_Filter.rar.htm
دیدگاه