ورود یا ثبت نام
در حال ورود...
ذخیره؟
ورود
فراموشی رمز عبور یا حساب کاربری؟
یا
ثبت نام
Log in with
جستجو فقط در عنوان ها
جست و جو
جست و جوی پیشرفته
انجمنها
فروشگاه
بلاگ
راهنمای انجمن
جست و جوی پیشرفته
نتیجه های جست و جو
اطلاعیه
Collapse
No announcement yet.
نتیجه جستجو
Collapse
نتیجه های جست و جو:
1 یافته در 0.0087 ثانیه.
کلمات کلیدی
جست و جو
جستجو فقط در عنوان ها
کاربران
فقط کاربران شروع کننده موضوع
جست و جو
برچسب ها
جست و جو
statement
x
مرتب سازی براساس
موضوعات مرتبط
عنوان
کاربران
تاریخ شروع پست
تاریخ جدیدترین بروزرسانی
پاسخ
تشکرها
شروع رویداد
پرطرفدارها
سفارشی سازی
ترتیب نزولی
ترتیب صعودی
ehbas
یک موضوع ایجاد کرده
IF statement is not synthesizable
in
PLD , SPLD , GAL , CPLD , FPGA
۱۲:۳۹ ۱۳۹۰/۰۴/۱۰
IF statement is not synthesizable
سلام به همگی
آقا من میخوام یه ماژول داشته باشم که وقتی clk1 میاد، خروجی 0 بشه و...
بیشتر بخوانید
|
برو داخل پست
قبلی
template
بعدی
لطفا صبر کنید...
بله
خیر
باشه
باشه
انصراف
X