اگر چه حافظهSDRAM از سالها قبل در دسترس بوده است،اما هنوز درباره سرعت و امتیازات عملکرد آن اطلاعات درستی در بازار ارائه نمی شود. حتی بسیاری از تولیدکنندگانی که این محصول را به فروش می رسانند و وب سایتهایی که ادعا دارند ابهام موجود درباره این اصطلاح را برطرف خواهند کرد، به درستی این فناوری را درک نکرده و به پیچیده تر شدن این مشکل کمک می کنند. در نتیجه، کاربران نمیدانند که کدام ماجول با PC۱۰۰ سازگار است یا بین CAS۲ و CAS۳ کدامیک را انتخاب کنند و یا اینکه PC۱۰۰ SDRAM روی یک مادر برد قدیمیکار خواهد کرد یا خیر .در این مقاله مفاهیم تکنیکی در اطلاعیه های تولیدکنندگان شرح داده شده اند تا کاربران بهتر بتوانند حافظه ای را که برای نیازهایشان مناسب است، انتخاب کنند .
اصول مقدماتی حافظهDRAM
برای درک تفاوتهای موجود بین حافظه هایSDRAM ، ارائه تاریخچه و توصیف مختصری درباره فناوری DRAM حافظه RAM پویا، ضروری است. حافظه هایی از نوعFast Page Mode DRAM (FPM)، Extended Data Out DRAM (EDO) وSynchronous DRAM (SDRAM) ، همگی دارای هسته اصلی DRAM هستند .اصطلاح DRAM به معنی حافظه پویا با دستیابی تصادفی است و وجه تسمیه آن به این دلیل است که سلولهای حاوی دادهها باید هر چند مدت یکبار نوسازی شوند، در حالی که حافظه RAM ایستا (SRAM) تا زمانی که برق در کامپیوتر جریان دارد، دادهها را حفظ می کند. تراشه های DRAM از شبکه ای از خازنها و یک ردیف ترانزیستور در بالای این شبکه تشکیل شدهاند .
خازنها سلولهای حافظه هستند که دادهها را ذخیره می کنند و ترانزیستورها تقویت کننده های حسی هستند که داده ها را خوانده، تقویت کرده و برای انتقال بهCPU ، به گذرگاه حافظه ارسال می کنند. خازنها به دلیل اینکه از ترانزیستورها ارزانتر هستند مورد استفاده قرار می گیرند، از طرفی کندتر از ترانزیستورها هستند و به علاوه باید هرازگاهی شارژ شوند .
تمام تراشه های DRAM از یک عملیات دسترسی پایهای یکسان خواندن یا نوشتن استفاده می کنند که در ادامه شرح داده خواهد شد .تمام تراشه های حافظه محتوای خود را در یک مربع منطقی از سلولها نگاه می دارند که از طریق ارائه آدرس یک سطر و ستون در دسترس قرار می گیرند .برای خواندن دادهها، ردیف اول با استفاده از فرمان یا "Row Address Strobe" که به صورت اختصار "RAS" با یک خط روی آن یا "/RAS" نشان داده میشود در دسترس قرار میگیرد .
در نتیجه، تمام دادههای موجود در یک ردیف به تقویت کننده های حسی منتقل می شوند .در مرحله بعدی، یک سیگنال به خط یا که به اختصار به صورت نشان داده می شود ارسال شده و سلول خاصی در شبکه که حاوی اطلاعات مورد نظر است، انتخاب می شود. سپس محتوای این سلول از تقویت کننده حسی به گذرگاه ارسال می شود. این فرآیند هر بار که دسترسی به حافظه مورد نیاز باشد، تکرار می شود .
تعداد بیتهای خروجی از هر تراشه حافظه در عملیات خواندن، به پیکربندی خاص تراشه بستگی دارد .این به نوبه خود تعداد تراشه هایی را که در یک ماجول خاص موجود هستند، معین میکند .اگر به مشخصه های یک تراشه نگاه کنید، ممکن است پیکربندی آن ۴*۴ یا ۸*۸ باشد .این مشخصات نشاندهنده آن هستند که ۴ میلیون سلول وجود دارد که هر یک ۴ بیت فضا دارند تراشه ۱۶ مگابیتی با پهنای ۴ بیت یا ۸ میلیون سلول وجود دارد که هر یک دارای ۸ بیت فضا هستند تراشه ۶۴ مگابیتی با پهنای ۸ بیت .
برای پر کردن گذرگاه (bus) باید تعداد تراشهها در هر ماجول کافی باشد این فرآیند، ساخت یک بانک حافظه نام دارد .کامپیوترهای شخصی مدرن از گذرگاه داده ۶۴ (data bus) بیتی استفاده میکنند، بنابراین در هر زمان، ۶۴ بیت داده خوانده میشود .این بدان معناست که اگر از تراشه هایی با پهنای ۴ بیت استفاده می کنید به حداقل ۱۶ تراشه نیاز دارید و اگر پهنای تراشه ۸ بیت باشد، به حداقل ۸ تراشه نیازمند خواهید بود. البته در عمل تراشه های DRAM مدرن یا به صورت ۳۲ SIMM بیتی یا تراشه ۶۴ DIMM بیتی عرضه می شوند .اگر از تراشههای SIMM استفاده می کنید، باید یک جفت از آنها را تهیه کنید تا همیشه حافظه ۶۴ بیتی را در اختیار داشته باشید .
تفاوت بین DRAM SDRAM سنکرون و DRAM آسنکرون غیرهمزمان چیست؟
هر یک از عملیات لازم برای خواندن یا نوشتن در حافظه، برای تکمیل به مدت زمان خاصی نیاز دارد .تا زمانی که عملیات قبلی تکمیل نشده است، عملیات بعدی نمیتواند آغاز شود .به عبارت دیگر یک تاخیر توکار وجود دارد که باید قبل از در دسترس قرار گرفتن اولین قطعه داده در گذرگاه، سپری شود .این تاخیر در تمام تراشه های DRAM کنونی، از جملهSDRAM ، بین ۴۰ تا ۶۰ نانو ثانیه است .تفاوت بین SDRAM و DRAM آسنکرون مانند FPM یاEDO ، در نحوه مدیریت عملیات خواندن پی در پی پس از اولین بار است .
برای هر دور دسترسی باFPM ، فقط فرآیند خط> /CAS تکمیل میشود <تا به داده مورد نظر بعدی اشاره کند ممکن است این داده درست در مجاورت سلول قبلی باشد یا نباشد . با این حال، دادهها فقط در صورتی منتقل میشوند که خط /CAS فعال شود EDO .نیز عملیاتی مشابه با FPM دارد، با این تفاوت که وقتی فرآیند خط /CAS تکمیل میشود، دادههای موجود در خط خروجی هنوز تا تکمیل دسترسی به ستون بعدی، قابل انتقال هستند .این امر، انتقال داده و سیکلهای CAS را تقریبا همزمان میکند .درنتیجه هر یک از سیکلها تا حدودی>کوتاه میشوند<، ولی هنوز از همان مقدار زمان برای انتقال داده استفاده می کنند .از این رو EDO قدری سریعتر از FPM است، اما در اصل فناوریهای به کار رفته در آنها یکسان هستند .
SDRAMاز چند نظر با FPM و EDO متفاوت است .نخست اینکه به جای یک بانک حافظه، دو بانک حافظه داخلی دارد .هنگامی که بانک اول انتقال داده را آغاز می کند، بانک دوم به پیششارژفعال کردن RAS و CAS مشغول است و برعکس .این قابلیت دراصل دوره تاخیر را برای تمام موارد دسترسی پس از مورد اول، از بین می برد. به علاوه، SDRAM قابلیت حالت انتقال با سرعت بالا (burst mode)نیز دارد .این قابلیت، بدون تکمیل فرآیند خط /CAS امکان انتقال سلولهای چندگانه را فراهم می کند. این عملیات باعث میشود حتی با وجود اینکه عملیات داخلی واقعی در اصل یکسان هستند، SDRAM از FPM یا EDO سریعتر شود.
آشنایی با مشخصه های زمانبندیSDRAM
حال که تا حدودی با عملیات درونی تراشهها آشنا شدهاید میتوانید این عملیات را با زمانبندی خارجی که بسیاری از فروشندگان و بازاریابان به آن اشاره می کنند، ربط دهید .همان طور که ذکر شد، برای تکمیل هر یک از عملیات به مقدار محدودی زمان نیاز است .همچنین هر یک از این عملیات نماد زمانبندی مخصوص به خود دارند .
در اینجا بر نمادهای مرتبط با SDRAM تمرکز میکنیم، زیرا چند عملیات اضافی مانند رفتن از یک بانک به بانک دیگر وجود دارند که EDO و FPM فاقد آنها هستند .این نمادها همیشه به صورت "tCAC" نوشته میشود که به معنی Collumn Access time است و حداقل نانو ثانیه لازم برای تکمیل عملیات را مشخص می کند .
اولین نماد معروف زمانبندی، نماد tCLK معرف سرعت ساعت سیستم است .اگر CPU شما با سرعت ۲۳۳ مگاهرتز ۳/۵*۶۶ مگاهرتز کار میکند، ساعت سیستم شما با سرعت ۶۶ میلیون دور در ثانیه کار میکند .این سرعت حدود ۱۵ نانو ثانیه برای tCLK است طول سیکل ساعت در نانو ثانیه را میتوان با در نظر گرفتن نقطه متقابل سرعت ساعت محاسبه کرد۱ :تقسیم بر ۶۶/۶ میلیون سیکل در ثانیه ۱۵x۱۰- ۹= ثانیه در هر سیکل یا ۱۵ نانو ثانیه در هر سیکل ساعت . به عبارت دیگر، هر سیکل ساعت ۱۵ نانو ثانیه طول می کشد.
اصطلاح همزمان یا سنکرون در حافظه SDRAM به این معنی است که هر عملیات درتراشه به طور همزمان با ساعت سیستم به وقوع می پیوندد. بنابراین، هر عملیاتی که در ۱۵ نانوثانیه یا کمتر تکمیل شود، میتواند در هر سیکل ساعت به وقوع بپیوندد با سرعت ۶۶ مگاهرتز، اما هر عملیاتی که بین ۱۶ تا ۳۰ نانو ثانیه طول بکشد، به دو سیکل ساعت نیاز دارد .توجه داشته باشید که اگر سرعت ساعت سیستم ۱۰۰ مگاهرتز باشد، مانند سیستمهای جدید که با سرعت ۳۵۰+ مگاهرتز کار میکنند، معادل با یک سیکل ساعت ۱۰ نانوثانیهای است .البته این بدان معنی است که اگر SDRAM بخواهد فعالیتهایش را در یک سیکل ساعت کامل کند، در سرعت ۱۰۰ مگاهرتز همه چیز باید بسیار سریعتر از زمانی که سرعت۶۶ مگاهرتز است، به وقوع بپیوندد .در زیر به زمانبندی خود حافظه توجه کنید .
برایSDRAM ، پنج زمانبندی مهم وجود دارد:
- زمان لازم برای سویچ کردن بین بانکهای داخلی(tRP)
- زمان لازم برای دسترسی بین /RAS و(tRCD)/CAS
- زمان لازم برای آماده شدن برای خروجی بعدی در حالت انتقال با سرعت بالا(tAC)
- زمان دسترسی ستونی(tCAC)
- زمان لازم برای آماده کردن دادهها قبل از رسیدن سیکل ساعت بعدی در حالت انتقال با سرعت بالا زمان سیکل خواندن.
هر یک از عوامل موثر در زمانبندی، در مشخص کردن عملکرد کلی سیستمها نقش دارند .از پنج عامل فوق، معمولا به دو عامل در فرهنگ بازاریابی و فروش، اشاره میشود:زمان سیکل خواندن و tCAC اگر چه هرگز به این نام خوانده نمیشوند زمانبندی مهم دیگر، زمان دسترسی یا tAC است.
باید خاطر نشان شود که وقتی تراشه SDRAM با ۱۰ نانو ثانیه یا ۸ نانوثانیه مشخص میشود ، آنچه در واقع مورد سنجش قرار گرفته، زمان سیکل خواندن است.
بر گرفته از سایت http://www.dardastras.com
اصول مقدماتی حافظهDRAM
برای درک تفاوتهای موجود بین حافظه هایSDRAM ، ارائه تاریخچه و توصیف مختصری درباره فناوری DRAM حافظه RAM پویا، ضروری است. حافظه هایی از نوعFast Page Mode DRAM (FPM)، Extended Data Out DRAM (EDO) وSynchronous DRAM (SDRAM) ، همگی دارای هسته اصلی DRAM هستند .اصطلاح DRAM به معنی حافظه پویا با دستیابی تصادفی است و وجه تسمیه آن به این دلیل است که سلولهای حاوی دادهها باید هر چند مدت یکبار نوسازی شوند، در حالی که حافظه RAM ایستا (SRAM) تا زمانی که برق در کامپیوتر جریان دارد، دادهها را حفظ می کند. تراشه های DRAM از شبکه ای از خازنها و یک ردیف ترانزیستور در بالای این شبکه تشکیل شدهاند .
خازنها سلولهای حافظه هستند که دادهها را ذخیره می کنند و ترانزیستورها تقویت کننده های حسی هستند که داده ها را خوانده، تقویت کرده و برای انتقال بهCPU ، به گذرگاه حافظه ارسال می کنند. خازنها به دلیل اینکه از ترانزیستورها ارزانتر هستند مورد استفاده قرار می گیرند، از طرفی کندتر از ترانزیستورها هستند و به علاوه باید هرازگاهی شارژ شوند .
تمام تراشه های DRAM از یک عملیات دسترسی پایهای یکسان خواندن یا نوشتن استفاده می کنند که در ادامه شرح داده خواهد شد .تمام تراشه های حافظه محتوای خود را در یک مربع منطقی از سلولها نگاه می دارند که از طریق ارائه آدرس یک سطر و ستون در دسترس قرار می گیرند .برای خواندن دادهها، ردیف اول با استفاده از فرمان یا "Row Address Strobe" که به صورت اختصار "RAS" با یک خط روی آن یا "/RAS" نشان داده میشود در دسترس قرار میگیرد .
در نتیجه، تمام دادههای موجود در یک ردیف به تقویت کننده های حسی منتقل می شوند .در مرحله بعدی، یک سیگنال به خط یا که به اختصار به صورت نشان داده می شود ارسال شده و سلول خاصی در شبکه که حاوی اطلاعات مورد نظر است، انتخاب می شود. سپس محتوای این سلول از تقویت کننده حسی به گذرگاه ارسال می شود. این فرآیند هر بار که دسترسی به حافظه مورد نیاز باشد، تکرار می شود .
تعداد بیتهای خروجی از هر تراشه حافظه در عملیات خواندن، به پیکربندی خاص تراشه بستگی دارد .این به نوبه خود تعداد تراشه هایی را که در یک ماجول خاص موجود هستند، معین میکند .اگر به مشخصه های یک تراشه نگاه کنید، ممکن است پیکربندی آن ۴*۴ یا ۸*۸ باشد .این مشخصات نشاندهنده آن هستند که ۴ میلیون سلول وجود دارد که هر یک ۴ بیت فضا دارند تراشه ۱۶ مگابیتی با پهنای ۴ بیت یا ۸ میلیون سلول وجود دارد که هر یک دارای ۸ بیت فضا هستند تراشه ۶۴ مگابیتی با پهنای ۸ بیت .
برای پر کردن گذرگاه (bus) باید تعداد تراشهها در هر ماجول کافی باشد این فرآیند، ساخت یک بانک حافظه نام دارد .کامپیوترهای شخصی مدرن از گذرگاه داده ۶۴ (data bus) بیتی استفاده میکنند، بنابراین در هر زمان، ۶۴ بیت داده خوانده میشود .این بدان معناست که اگر از تراشه هایی با پهنای ۴ بیت استفاده می کنید به حداقل ۱۶ تراشه نیاز دارید و اگر پهنای تراشه ۸ بیت باشد، به حداقل ۸ تراشه نیازمند خواهید بود. البته در عمل تراشه های DRAM مدرن یا به صورت ۳۲ SIMM بیتی یا تراشه ۶۴ DIMM بیتی عرضه می شوند .اگر از تراشههای SIMM استفاده می کنید، باید یک جفت از آنها را تهیه کنید تا همیشه حافظه ۶۴ بیتی را در اختیار داشته باشید .
تفاوت بین DRAM SDRAM سنکرون و DRAM آسنکرون غیرهمزمان چیست؟
هر یک از عملیات لازم برای خواندن یا نوشتن در حافظه، برای تکمیل به مدت زمان خاصی نیاز دارد .تا زمانی که عملیات قبلی تکمیل نشده است، عملیات بعدی نمیتواند آغاز شود .به عبارت دیگر یک تاخیر توکار وجود دارد که باید قبل از در دسترس قرار گرفتن اولین قطعه داده در گذرگاه، سپری شود .این تاخیر در تمام تراشه های DRAM کنونی، از جملهSDRAM ، بین ۴۰ تا ۶۰ نانو ثانیه است .تفاوت بین SDRAM و DRAM آسنکرون مانند FPM یاEDO ، در نحوه مدیریت عملیات خواندن پی در پی پس از اولین بار است .
برای هر دور دسترسی باFPM ، فقط فرآیند خط> /CAS تکمیل میشود <تا به داده مورد نظر بعدی اشاره کند ممکن است این داده درست در مجاورت سلول قبلی باشد یا نباشد . با این حال، دادهها فقط در صورتی منتقل میشوند که خط /CAS فعال شود EDO .نیز عملیاتی مشابه با FPM دارد، با این تفاوت که وقتی فرآیند خط /CAS تکمیل میشود، دادههای موجود در خط خروجی هنوز تا تکمیل دسترسی به ستون بعدی، قابل انتقال هستند .این امر، انتقال داده و سیکلهای CAS را تقریبا همزمان میکند .درنتیجه هر یک از سیکلها تا حدودی>کوتاه میشوند<، ولی هنوز از همان مقدار زمان برای انتقال داده استفاده می کنند .از این رو EDO قدری سریعتر از FPM است، اما در اصل فناوریهای به کار رفته در آنها یکسان هستند .
SDRAMاز چند نظر با FPM و EDO متفاوت است .نخست اینکه به جای یک بانک حافظه، دو بانک حافظه داخلی دارد .هنگامی که بانک اول انتقال داده را آغاز می کند، بانک دوم به پیششارژفعال کردن RAS و CAS مشغول است و برعکس .این قابلیت دراصل دوره تاخیر را برای تمام موارد دسترسی پس از مورد اول، از بین می برد. به علاوه، SDRAM قابلیت حالت انتقال با سرعت بالا (burst mode)نیز دارد .این قابلیت، بدون تکمیل فرآیند خط /CAS امکان انتقال سلولهای چندگانه را فراهم می کند. این عملیات باعث میشود حتی با وجود اینکه عملیات داخلی واقعی در اصل یکسان هستند، SDRAM از FPM یا EDO سریعتر شود.
آشنایی با مشخصه های زمانبندیSDRAM
حال که تا حدودی با عملیات درونی تراشهها آشنا شدهاید میتوانید این عملیات را با زمانبندی خارجی که بسیاری از فروشندگان و بازاریابان به آن اشاره می کنند، ربط دهید .همان طور که ذکر شد، برای تکمیل هر یک از عملیات به مقدار محدودی زمان نیاز است .همچنین هر یک از این عملیات نماد زمانبندی مخصوص به خود دارند .
در اینجا بر نمادهای مرتبط با SDRAM تمرکز میکنیم، زیرا چند عملیات اضافی مانند رفتن از یک بانک به بانک دیگر وجود دارند که EDO و FPM فاقد آنها هستند .این نمادها همیشه به صورت "tCAC" نوشته میشود که به معنی Collumn Access time است و حداقل نانو ثانیه لازم برای تکمیل عملیات را مشخص می کند .
اولین نماد معروف زمانبندی، نماد tCLK معرف سرعت ساعت سیستم است .اگر CPU شما با سرعت ۲۳۳ مگاهرتز ۳/۵*۶۶ مگاهرتز کار میکند، ساعت سیستم شما با سرعت ۶۶ میلیون دور در ثانیه کار میکند .این سرعت حدود ۱۵ نانو ثانیه برای tCLK است طول سیکل ساعت در نانو ثانیه را میتوان با در نظر گرفتن نقطه متقابل سرعت ساعت محاسبه کرد۱ :تقسیم بر ۶۶/۶ میلیون سیکل در ثانیه ۱۵x۱۰- ۹= ثانیه در هر سیکل یا ۱۵ نانو ثانیه در هر سیکل ساعت . به عبارت دیگر، هر سیکل ساعت ۱۵ نانو ثانیه طول می کشد.
اصطلاح همزمان یا سنکرون در حافظه SDRAM به این معنی است که هر عملیات درتراشه به طور همزمان با ساعت سیستم به وقوع می پیوندد. بنابراین، هر عملیاتی که در ۱۵ نانوثانیه یا کمتر تکمیل شود، میتواند در هر سیکل ساعت به وقوع بپیوندد با سرعت ۶۶ مگاهرتز، اما هر عملیاتی که بین ۱۶ تا ۳۰ نانو ثانیه طول بکشد، به دو سیکل ساعت نیاز دارد .توجه داشته باشید که اگر سرعت ساعت سیستم ۱۰۰ مگاهرتز باشد، مانند سیستمهای جدید که با سرعت ۳۵۰+ مگاهرتز کار میکنند، معادل با یک سیکل ساعت ۱۰ نانوثانیهای است .البته این بدان معنی است که اگر SDRAM بخواهد فعالیتهایش را در یک سیکل ساعت کامل کند، در سرعت ۱۰۰ مگاهرتز همه چیز باید بسیار سریعتر از زمانی که سرعت۶۶ مگاهرتز است، به وقوع بپیوندد .در زیر به زمانبندی خود حافظه توجه کنید .
برایSDRAM ، پنج زمانبندی مهم وجود دارد:
- زمان لازم برای سویچ کردن بین بانکهای داخلی(tRP)
- زمان لازم برای دسترسی بین /RAS و(tRCD)/CAS
- زمان لازم برای آماده شدن برای خروجی بعدی در حالت انتقال با سرعت بالا(tAC)
- زمان دسترسی ستونی(tCAC)
- زمان لازم برای آماده کردن دادهها قبل از رسیدن سیکل ساعت بعدی در حالت انتقال با سرعت بالا زمان سیکل خواندن.
هر یک از عوامل موثر در زمانبندی، در مشخص کردن عملکرد کلی سیستمها نقش دارند .از پنج عامل فوق، معمولا به دو عامل در فرهنگ بازاریابی و فروش، اشاره میشود:زمان سیکل خواندن و tCAC اگر چه هرگز به این نام خوانده نمیشوند زمانبندی مهم دیگر، زمان دسترسی یا tAC است.
باید خاطر نشان شود که وقتی تراشه SDRAM با ۱۰ نانو ثانیه یا ۸ نانوثانیه مشخص میشود ، آنچه در واقع مورد سنجش قرار گرفته، زمان سیکل خواندن است.
بر گرفته از سایت http://www.dardastras.com
دیدگاه