پیاده سازی تشخیص ارقام دستنویس فارسی روی تراشه FPGA

[moradi]

سلام به همه دوستان خوبم و با تشکر فراوان ازآقای مهندس حسام الدین به دلیل راهنماییهای مفیدشون و آقای مهندس نحوی که از مطالب مفید و پروژه اشون در زمینه تشخیص ارقام خیلی چیزها یاد گرفتم.
من در حال انجام یک پروژه پیاده سازی تشخیص ارقام دستنویس فارسی روی تراشه fpga هستم اما مشکلم اینه که تمام روشهای استخراج ویژگی موجود در مقالات که برای تشخیص ارقام دستنویس به کار میره در پیاده سازی روی یک تراشه پارالل مثل fpga مناسب نیستند مثلا روش خیلی خوب PCA که آقای مهندس نحوی استفاده کردند و جواب عالی گرفتن در پیاده سازی با FPGA مناسب نیست . حتی مقالاتی برای پیاده سازی ارقام تایپی روی FPGA هست اما همه با توجه به الگوی محدود همون هاست وبرای ارقام دستنویس مناسب نیست.خواستم از تجربیات دوستان خصوصا آقای مهندس نحوی در این زمینه استفاده کنم شاید به نتیجه ای برسیم ان شاا.. من نتایج ام رو در همین تایپک برای استفاده سایرین هم قرار میدم .

[محمد نحوی]

پاسخ : پیاده سازی تشخیص ارقام دستنویس فارسی روی تراشه FPGA

سلام.
امکانش هست دقیق تر پروژه رو تعریف کنید؟ داده ها رو چطوری میخواهید برای FPGA ارسال کنید؟
ببخشید اگه سوالم تکراریه چون من در بحث قبلی نبودم.
موفق باشید

[moradi]

پاسخ : پیاده سازی تشخیص ارقام دستنویس فارسی روی تراشه FPGA

سلام.
امکانش هست دقیق تر پروژه رو تعریف کنید؟ داده ها رو چطوری میخواهید برای FPGA ارسال کنید؟
ببخشید اگه سوالم تکراریه چون من در بحث قبلی نبودم.
موفق باشید

سلام آقای مهندس
من به صورت آفلاین طراحی می کنم اول با مطلب پیاده سازی می کنم و بعد وزن ها رو برای شبکه اای که روی fpga می سازم استخراج می کنم. بعد از ساخت شبکه ماتریس تصاویر تستم رو یکی یکی (که به عنوان ورودی ابتدا در entity برنامه به عنوان یک آرایه دو بعدی تعریف کردم) به شبکه می دم . و چک می کنم که خروجی مناسب گرفتم یانه .
این کار رو در quartus یا xilinix ise که نرم افزارهای شبیه ساز و کامپایل هستند انجام میدم.
لطفا نظرتون بگین . از همه کمکها و راهنماییهاتون ممنونم.

[محمد نحوی]

پاسخ : پیاده سازی تشخیص ارقام دستنویس فارسی روی تراشه FPGA

سلام.
من اطلاعات زیادی در زمینه سخت افزار ندارم ولی به نظرتون چند تا تصویر رو همراه با برنامه میتونید به FPGA بدید؟ هر تصویر حداقل 40 در 40 هست میشه 1600 بایت برای یه تصویر. با توجه به اینکه خود برنامه رو هم میخواهید بهش بدید بلوک کم نمیارید؟
با چه زبانی کد نویسی رو انجام میدید؟ Verilog یا VHDL ؟
موفق باشید

[moradi]

پاسخ : پیاده سازی تشخیص ارقام دستنویس فارسی روی تراشه FPGA

سلام.
من اطلاعات زیادی در زمینه سخت افزار ندارم ولی به نظرتون چند تا تصویر رو همراه با برنامه میتونید به FPGA بدید؟ هر تصویر حداقل 40 در 40 هست میشه 1600 بایت برای یه تصویر. با توجه به اینکه خود برنامه رو هم میخواهید بهش بدید بلوک کم نمیارید؟
با چه زبانی کد نویسی رو انجام میدید؟ Verilog یا VHDL ؟
موفق باشید

با سلام و تشکر از پاسختون
من در مرحله تست برنامه ام و برای اینکه بگم شبکه ام داره درست عمل می کنه باید یکسری ورودی در محیط شبیه سازی بدم و ببینم خروجی ام درست تشخیصشون می ده یا نه در واقع من ورودی هارو روی تراشه نمی ریزم من شبکه و روش استخراج ویژگی رو رو شبکه میریزم . و فقط طوری شبکه رو تعریف می کنم که قادر به پذیرفتن ورودی من باشه یعنی در قسمت entity برنامه ام ورودی ها رو آرایه ای مثلا با ابعاد 40*40 تعریف می کنم. زبانم VHDL هست.
لطفا نظر بدید استفاده می کنم.

[hess]

پاسخ : پیاده سازی تشخیص ارقام دستنویس فارسی روی تراشه FPGA

سلام ....................

ببینید این لینک میتونه کمکتون کنه؟ برنامه ی اون با VHDL هست .. میتونید توی ISE هم سیموله اش کنید .. موفق باشید ..

http://www.eca.ir/forum2/index.php?t...4411#msg104411

[moradi]

پاسخ : پیاده سازی تشخیص ارقام دستنویس فارسی روی تراشه FPGA

سلام ....................

ببینید این لینک میتونه کمکتون کنه؟ برنامه ی اون با VHDL هست .. میتونید توی ISE هم سیموله اش کنید .. موفق باشید ..

http://www.eca.ir/forum2/index.php?t...4411#msg104411

سلام آقای مهندس برنامه ای که لطف کردید و گذاشتین رو خوندم خیلی مفید بود.
فقط می خواستم سوال کنم آیا من درست دارم پیش میرم یعنی فقط لازمه نوع ورودی رو در شبکه مشخص کنم و خود ورودی ها رو تو محیط سیمولینک واردکنم؟
آیا باید برنامه استخراج ویژگی رو هم داخل FPGA بریزم؟
ممنون

[hess]

پاسخ : پیاده سازی تشخیص ارقام دستنویس فارسی روی تراشه FPGA

سلام ...................

نمیدونم ولی ببینید این فایل میتونه بهتون کمک کنه؟ فکر کنم دیدی که میده بد نباشه .. موفق باشید ..

[moradi]

پاسخ : پیاده سازی تشخیص ارقام دستنویس فارسی روی تراشه FPGA

سلام ...................

نمیدونم ولی ببینید این فایل میتونه بهتون کمک کنه؟ فکر کنم دیدی که میده بد نباشه .. موفق باشید ..

سلام ممنون از لینک مفیدتون،
من به کمک مطالب این لینک و یکسری مقالات به نتایج زیر رسیدم :
1- ورودی fpga ماتریس تصویر است.
2- استخراج ویژگی داخل fpga انجام می شود.
3- خروجی بلوک استخراج ویژگی ورودی شبکه عصبی ماست.(به صورت signal).
4- ما باید قالب بردار تصویر را تعریف کنیک که تراشه امکان گرفتن و پردازش آن را داشته باشد لازم نیست وردی ها را داخلش بریزیم.

لطفا نظر بدید و اگر اشتباه می کنم راهنمایی ام کنید.
با تشکر فراوان

[hess]

پاسخ : پیاده سازی تشخیص ارقام دستنویس فارسی روی تراشه FPGA

سلام ......................

مرحله ی اول کارتون درسته .. باید تصویر رو در قالب یه آرایه ی دو بعدی به FPGA منتقل کنید .. حالا چطوریش رو باید فکر کنیم ..

مرحله ی دوم کارتون میتونه درست باشه منوط به این استدلال که شما از سرعت پردازش و همچنین حافظه ی عملیاتی پردازش بالایی برخوردار باشید .. مثلا اگه با بلوک های داخلی و Default آیسی های DSP کار کنید میتونیم به راحتی بگیم که این مطلب هیچ نگرانی ای نداره امــا در رابطه با FPGA راستش یک مقدار شک میکنم به گفتتون .. اجازه بدید یه فرصت بگیرم ازتون و ببینم نمونه های مشابهی انجام شده یا نه ..

مرحله ی سوم کارتون رو من نمیتونم نظر بدم چراکه با شبکه عصبی کار نکردم .. شرمنده ..

مرحله ی چهارم کارتون رو متوجه نشدم .. منظورتون چیه؟ کمی بازش میکنید؟ تعریف قالب بردار تصویر دقیقا اینجا چه معنایی داره؟ یه ذره گنگ نیست؟ شما اینرو باز کنید؛ من هم دنبال اون نمونه ها میرم .. موفق باشید ..

[moradi]

پاسخ : پیاده سازی تشخیص ارقام دستنویس فارسی روی تراشه FPGA

سلام ......................

مرحله ی اول کارتون درسته .. باید تصویر رو در قالب یه آرایه ی دو بعدی به FPGA منتقل کنید .. حالا چطوریش رو باید فکر کنیم ..

مرحله ی دوم کارتون میتونه درست باشه منوط به این استدلال که شما از سرعت پردازش و همچنین حافظه ی عملیاتی پردازش بالایی برخوردار باشید .. مثلا اگه با بلوک های داخلی و Default آیسی های DSP کار کنید میتونیم به راحتی بگیم که این مطلب هیچ نگرانی ای نداره امــا در رابطه با FPGA راستش یک مقدار شک میکنم به گفتتون .. اجازه بدید یه فرصت بگیرم ازتون و ببینم نمونه های مشابهی انجام شده یا نه ..

مرحله ی سوم کارتون رو من نمیتونم نظر بدم چراکه با شبکه عصبی کار نکردم .. شرمنده ..

مرحله ی چهارم کارتون رو متوجه نشدم .. منظورتون چیه؟ کمی بازش میکنید؟ تعریف قالب بردار تصویر دقیقا اینجا چه معنایی داره؟ یه ذره گنگ نیست؟ شما اینرو باز کنید؛ من هم دنبال اون نمونه ها میرم .. موفق باشید ..

با سلام و تشکر از راهنمایی های مفیدتون
منظورم از قسمت چهارم اینه که من فقط معرفی می کنم که ورودی من یک آرایه دو بعدی است اما مقادیر تستم رو روی fpga نمی ریزم. در محیط شبیه سازی به ازای مقادیر مختلف ورودی میدم و خروجی میگیرم.
به نظرتون اگر از یک fpga با تعداد ضرب کننده زیادمثل spartanIII استفاده کنم اون مشکلی که فرمودید در قسمت استخراج ویژگی هست حل نمی شه.

[hess]

پاسخ : پیاده سازی تشخیص ارقام دستنویس فارسی روی تراشه FPGA

سلام ......................

مطالب زیر رو پیدا کردم .. ببینید میتونه کمکتون کنه؟

http://www.hunteng.co.uk/products/ip/imaging_ip.htm

http://www.design-reuse.com/articles...hitecture.html

http://www.fpgajournal.com/articles/imaging_hunt.htm

و فایل ضمیمه شده ی زیر .. اون لینک اولیه یه PDF خوب انتهاش داره که اون رو هم ببینید بد نیست .. موفق باشید ..

[ellisa]

پاسخ : پیاده سازی تشخیص ارقام دستنویس فارسی روی تراشه FPGA

با سلام
با اجازه ای اساتید محترم آقای مهندس نحوی و مهندس حسام الدین
آقای مرادی من چند تا سوال دارم : چرا میخواین با متلب کار کنین ؟ چرا از برنامه ای مثل VB.Net استفاده نمیکنین ؟
اگه میخواین با سخت افزار کار کنین VB.Net گزینه ای خوبیه ... میدونین چرا این سوال رو میپرسم چون من اصلا با کار با برنامه های آماده ای مثل متلب خیلی موافق نیستم ... البته این برنامه رو(متلب)هم کار کردن باهاش بلد نیستم .. اما واسه سخت افزار این گزینه ای خوبیه ٍ میشه یه کوچولو راجع به این تراشه FPGA توضیح بدید ...
موفق باشید ...