ورود به حساب ثبت نام جدید فراموشی کلمه عبور
برای ورود به حساب کاربری خود، نام کاربری و کلمه عبورتان را در زیر وارد کرده و روی «ورود به سایت» کلیک کنید.





اگر فرم ورود برای شما نمایش داده نمیشود، اینجا را کلیک کنید.









اگر فرم ثبت نام برای شما نمایش داده نمی‌شود، اینجا را کلیک کنید.









اگر فرم بازیابی کلمه عبور برای شما نمایش داده نمی‌شود، اینجا را کلیک کنید.






جهت تبلیغ در وب سایت ECA کلیک کنید.

کاربران برچسب زده شده

نمایش نتایج: از 1 به 8 از 8
  1. #1
    2007/08/09
    يه جايي
    20
    0

    ماژول ضرب و تقسیم قابل سنتز در Verilog

    سلام!
    میخواستم بدونم کسی درباره ماژولهای ضرب کننده و باقیمانده در زبان Verilog که قابل سنتز بر روی FPGA باشه اطلاع یا پیشنهادی داره؟چون عملگرهای * و % به عنوان ضرب و باقیمانده قابل سنتز روی سخت افزار نیستند.
    چرخ بر هم زنم ار غير مرادم گردد من نه آنم که زبوني کشم از چرخ فلک
  2. #2
    2008/02/23
    760
    4

    پاسخ : ماژول ضرب کننده و باقیمانده در Verilog

    نقل قول نوشته اصلی توسط حامد سيليکن
    سلام!
    میخواستم بدونم کسی درباره ماژولهای ضرب کننده و باقیمانده در زبان Verilog که قابل سنتز بر روی FPGA باشه اطلاع یا پیشنهادی داره؟چون عملگرهای * و % به عنوان ضرب و باقیمانده قابل سنتز روی سخت افزار نیستند.
    با سلام
    اینکه بگوییم قابل سنتز نیستند به نوعی حرف غلطی است. این کاملا بستگی به ابزار سنتز دارد. ممکن است ابزار سنتزی این ماژولآ*ها را سنتز کند و یا نکند. فکر کنم ضرب جزو ماژولآ*های استاندارد برای سنتز باشد و معمولا به صورت array-multiplier سنتز شود. البته قطعا ماژول تقسیم را ابزار سنتز به صورت مستقیم سنتز نمیآ*کند.
    دقت کنید در محیط FPGA میآ*توانید از ضربآ*کنندهآ*های داخلی هم استفاده کنید. امروزه اکثر FPGA چندین ماژول ضرب دارند.
    من دوست دارم آزاد فکر کنم، نرمآ*افزارآ* و سختآ*افزارهای آزاد را به کار ببرم و اگر توانستم نرمآ*افزار، سختآ*افزار و محتوای آزاد درست کنم!
  3. #3
    2007/08/09
    يه جايي
    20
    0

    پاسخ : ماژول ضرب کننده و باقیمانده در Verilog

    سلام!
    متشکرم.اما مشکل اصلی من طراحی یک ماژول باقیمانده یا همون تقسیم است که تو یک پالس ساعت کل عملیات تقسیم رو انجام بده.
    چرخ بر هم زنم ار غير مرادم گردد من نه آنم که زبوني کشم از چرخ فلک
  4. #4
    2008/02/23
    760
    4

    پاسخ : ماژول ضرب کننده و باقیمانده در Verilog

    نقل قول نوشته اصلی توسط حامد سيليکن
    سلام!
    متشکرم.اما مشکل اصلی من طراحی یک ماژول باقیمانده یا همون تقسیم است که تو یک پالس ساعت کل عملیات تقسیم رو انجام بده.
    با سلام
    خوب بستگی به سرعت کلاک داره. شما همواره میآ*توانید آن قدر سرعت کلاک را کم کنید تا پیچیدهآ*ترین ماژولآ*ها هم در یک کلاک جواب بدهند. عمل تقسیم عملیاتی پیچیده است و در خیلی از موارد با شیف و جمع و تفریق در چند کلاک انجام میآ*شود.

    * همانند ضربآ*کنندهآ*ی آرایهآ*ای (Array Multiplier) تقسیم آرایهآ*ای (Array Divider) نیز وجود دارد که نیازی به کلاک ندارد و کاملا یک مدار ترکیبی (combinational) است. ولی حجم گیت فراوانی مصرف میآ*کند.
    ** طول عملیات شما چند بیت است؟ به عنوان مثال اگر بیتآ*ها آن خیلی کم است میآ*توانید از یک ROM هم استفاده کنید. این سریعآ*ترین حالت ممکن است.
    من دوست دارم آزاد فکر کنم، نرمآ*افزارآ* و سختآ*افزارهای آزاد را به کار ببرم و اگر توانستم نرمآ*افزار، سختآ*افزار و محتوای آزاد درست کنم!
  5. #5
    2007/08/09
    يه جايي
    20
    0

    پاسخ : ماژول ضرب کننده و باقیمانده در Verilog

    سلام!
    محاسبات برنامم 32 بیتی است.من برنامه رو به زبان Verilog نوشتم و روی کامپیوتر تو ModelSim شبیه سازی کردم و جواب داد.تنها مشکلی که داره اینه که توی برنامه از عملگر ضرب و تقسیم بطور مستقیم استفاده شده که سنتز نمیشه.
    حالا من به دنبال راهی میگردم که بتونم این مشکل رو حل کنم تا برنامه بتونه سنتز بشه.
    ممنون میشم اگه تو این زمینه راهنماییم کنید.
    چرخ بر هم زنم ار غير مرادم گردد من نه آنم که زبوني کشم از چرخ فلک
  6. #6
    2008/02/23
    760
    4

    پاسخ : ماژول ضرب و تقسیم قابل سنتز در Verilog

    با سلام
    تعجب میآ*کنم، معمولا ابزارآ*های سنتز FPGA ضرب را تشخیص داده و سنتز میآ*کنند. در صورتی که خود تراشه ضرب کننده داخلی هم داشته باشد از آن استفاده میآ*کند.
    مثالی برای altera:
    http://www.altera.com/support/examples/verilog/ver-unsigned-multiplier.html

    استفاده از ضرب کنندهآ*های داخلی تراشه روی Xilinx سری Spartan 3:
    http://www.xilinx.com/support/documentation/application_notes/xapp467.pdf
    من دوست دارم آزاد فکر کنم، نرمآ*افزارآ* و سختآ*افزارهای آزاد را به کار ببرم و اگر توانستم نرمآ*افزار، سختآ*افزار و محتوای آزاد درست کنم!
  7. #7
    2007/05/05
    109
    3

    پاسخ : ماژول ضرب و تقسیم قابل سنتز در Verilog

    سلام آقای MAINIAN
    ببخشید اینکه فرمودین اگر خودش ضرب کننده داشته باشه از همون استفاده می کنه یعنی فقط ضرب ها رو با علامت * در برنامه نویسی بگذارم مثلC=A*B خودش از ضرب کننده های داخلی استفاده می کنه؟

    ممنون
    خبر آمد خبری در راه است---- خرم آندل که ازو گاهست
  8. #8
    2018/02/03
    3
    0

    پاسخ : ماژول ضرب و تقسیم قابل سنتز در Verilog

    سلام دوست عزیز من داشتم توو نت دنبال یه تقسیم کننده با fpga میگشتم ک رسیدم ب این تاپیک.
    عرض کنم خدمت ات منتونستم بدون هیچ مشکلی یه تقسیم کننده با مانده رو طراحی و سنتز کنم، حتی اون رو روی spartan6 ریختم و هیچ مشکلی نداشت شکر خدا
    شما برنامه ای ک نوشتی رو بذار ، ببینیم مشکلات اش چیه، ک سطر ب سطر توضیح بدم بهت
نمایش نتایج: از 1 به 8 از 8

موضوعات مشابه

  1. تقسیم کننده به زبان verilog
    توسط sakhreh8913 در انجمن PLD , SPLD , GAL , CPLD , FPGA
    پاسخ: 0
    آخرين نوشته: 2015/02/11, 05:59
  2. مشکل با تقسیم مقاومتی و ماژول HC-05
    توسط alireza.rezayi45 در انجمن مدار هاي ديجيتال
    پاسخ: 2
    آخرين نوشته: 2014/10/28, 19:59
  3. پاسخ: 1
    آخرين نوشته: 2012/10/04, 15:10
  4. مشکل با دستورات تقسیم و باقیمانده تقسیم در vhdl
    توسط sepehr63 در انجمن PLD , SPLD , GAL , CPLD , FPGA
    پاسخ: 12
    آخرين نوشته: 2010/06/01, 21:59
  5. فرق verilog و system verilog
    توسط shayanb2004 در انجمن PLD , SPLD , GAL , CPLD , FPGA
    پاسخ: 0
    آخرين نوشته: 2010/01/09, 23:53

کلمات کلیدی این موضوع

علاقه مندي ها (Bookmarks)

علاقه مندي ها (Bookmarks)

مجوز های ارسال و ویرایش

  • شما نمیتوانید موضوع جدیدی ارسال کنید
  • شما امکان ارسال پاسخ را ندارید
  • شما نمیتوانید فایل پیوست کنید.
  • شما نمیتوانید پست های خود را ویرایش کنید
  •