با سلام...
تو vhdl،چه جوری میشه فهمید که یه عملیات ریاضی (جمع یا تفریق) مثلا 4 بیتی ،نتجه اش overflow داره یا علامت نتیجه باید منفی باشه؟
(از ieee.std_logic_unsigned.all استفاده کردم ،می خوام ببینم تابعی هست که بگه این اتفاقات انجام شده؟)
تو vhdl،چه جوری میشه فهمید که یه عملیات ریاضی (جمع یا تفریق) مثلا 4 بیتی ،نتجه اش overflow داره یا علامت نتیجه باید منفی باشه؟
(از ieee.std_logic_unsigned.all استفاده کردم ،می خوام ببینم تابعی هست که بگه این اتفاقات انجام شده؟)
