آیا FPGA پورت USB داره برای اتصال به کامپیوتر؟ پورت RS232 چطور

[question]

سلام
من میخوام FPGA رو مستقیم به کامپیوتر وصل کنم ترجیها با USB آیا این قابلیت در FPGA ها اعمال شده

[مهدی مهری]

پاسخ : آیا FPGA پورت USB داره برای اتصال به کامپیوتر؟ پورت RS232 چطور

سلام
من میخوام FPGA رو مستقیم به کامپیوتر وصل کنم ترجیها با USB آیا این قابلیت در FPGA ها اعمال شده

سلام
با تعریفی که از FPGA هست فکر نکنم یک چنین قابلیتی رو داشته باشه(شاید بشه با برنامه نویسی یه کارهایی کرد...)
موفق باشید

[question]

پاسخ : آیا FPGA پورت USB داره برای اتصال به کامپیوتر؟ پورت RS232 چطور

دلیل اینکه این سوال رو مطرح کردم اینه که میخوام از طریق پروتکل USB با کامپوتر ارتباط برقرار کنم اما با سرعتی در حدود ماکزیمم سرعت USB2.0 یعنی چیزی در حدود 60 مگابایت در ثانیه است
آیا کسی میتونه کمکی کنه؟

[behnam_kh2002]

پاسخ : آیا FPGA پورت USB داره برای اتصال به کامپیوتر؟ پورت RS232 چطور

سلام این سایت رو ببین...

پر از سورس کد و مثال هست واسه usb و fpga.....

http://en.pudn.com/search_db.asp?keyword=FPGA%20USB

[wwre]

پاسخ : آیا FPGA پورت USB داره برای اتصال به کامپیوتر؟ پورت RS232 چطور

سلام
بله میشه باید برنامه نویسی کنی
نه اینکه به صورت مادول ذاخل خود تراشه قرار داشته باشه و شما استفاده کنید(مثل CCD تو میکرو های PIC (
فقط باید با پروتوکل اون آشنا بشی و برنامه هارو بنویسی.
البته یه نمونه نکته:
حداکثر سرعت تراشه رو باید مد نظر بگیری که بستگی داره از کدوم نوع تیپ usb استفاده می کنی آخه سه نوع با Speed های متفاوت هست.
فدات

[question]

پاسخ : آیا FPGA پورت USB داره برای اتصال به کامپیوتر؟ پورت RS232 چطور

سایتی که آقا بهنام گذاشته که چیزی نفهمیدم
آقای WWRE میگم که اگه میشه برنامه نویسی کرد بهترین کار برنامه نویسی برا پورت سریال 232 نیست، فکر کنم این راحت تر باشه نه؟

[wwre]

پاسخ : آیا FPGA پورت USB داره برای اتصال به کامپیوتر؟ پورت RS232 چطور

من که NRZI رو برای uSB پیشنهاد می کنم.در زیر نمونه کد انکودر و دیکودر داده برای این متد رو میبینی.فدات
Entity encoder is

Port (
CLK : in std_logic;
D : in std_logic;
Q : out std_logic
);
End entity encoder;
Architecture nrzi of encoder is
Signal qint : std_logic := '0';
Begin
p1 : process (clk)
Begin
If (d = '1&#039 then
If ( qint = '0' ) then
Qint <= '1';
else
Qint <= '0';
End if;
End if;
End process p1;
Q <= qint;
End architecture nrzi;



Entity decoder is
Port (
CLK : in std_logic;
D : in std_logic;
Q : out std_logic
);
End entity nrzi_decoder;
Architecture nrzi of decoder is
Signal lastd : std_logic := '0';
Begin
p1 : process (clk)
Begin
If rising_edge(clk) then
If (d = lastd) then
Q <= '0';
Else
Q <= '1';
End if;
Lastd <= d;
End if;
End process p1;
End architecture nrzi basic;