ورود به حساب ثبت نام جدید فراموشی کلمه عبور
برای ورود به حساب کاربری خود، نام کاربری و کلمه عبورتان را در زیر وارد کرده و روی «ورود به سایت» کلیک کنید.





اگر فرم ورود برای شما نمایش داده نمیشود، اینجا را کلیک کنید.









اگر فرم ثبت نام برای شما نمایش داده نمی‌شود، اینجا را کلیک کنید.









اگر فرم بازیابی کلمه عبور برای شما نمایش داده نمی‌شود، اینجا را کلیک کنید.






جهت تبلیغ در وب سایت ECA کلیک کنید.

کاربران برچسب زده شده

نمایش نتایج: از 1 به 5 از 5
  1. #1
    2009/11/01
    48
    1

    این برنامه ی VHDl برای فلیپ فلاپ T ایرادش چیه ؟

    سلام

    من این برنامه رو نوشتم که یه فلیپ فلاپ T بسازم ولی از این خطش که با قرمز مشخص کردم ارور Operand می گیره ... ایرادش نمی دونم چیه کسی می تونه کمک کنه ؟


    library IEEE;
    use IEEE.STD_LOGIC_1164.ALL;
    use IEEE.STD_LOGIC_ARITH.ALL;
    use IEEE.STD_LOGIC_UNSIGNED.ALL;
    use IEEE.numeric_std.all;
    use IEEE.numeric_bit.all;


    ---- any Xilinx primitives in this code.
    --library UNISIM;
    --use UNISIM.VComponents.all;

    entity TFlip_Flop is
    Port ( clock : in STD_LOGIC;
    clear : in std_logic;
    T_Output : out STD_LOGIC);
    end;

    ------------------------------------------------------------------------------------
    architecture Behavioral of TFlip_Flop is
    signal T_output_wire: std_logic;
    begin

    process(clock,clear)
    begin
    if clear='1' then
    T_output_wire<='0';
    elsif(clock'event and clock='1&#039then
    T_output_wire <= T_output_wire + 1;

    end if;
    end process;

    T_Output <= T_output_wire;

    end Behavioral;



    وقتی برنامه رو سنتز می کنم این ارور می گیره :
    Line 57. + can not have such operands in this context.

    با وجود اینکه همه ی لایبرری های مورد نیاز رو use کردم ؟؟؟؟
  2. #2
    2009/11/01
    48
    1

    پاسخ : این برنامه ی VHDl برای فلیپ فلاپ T ایرادش چیه ؟

    اساتید یکی کمک کنه لطفا ....
  3. #3
    2009/11/01
    48
    1

    پاسخ : این برنامه ی VHDl برای فلیپ فلاپ T ایرادش چیه ؟

    آقا تلف شدیم ... یکی بکمکه ...
  4. #4
    2009/11/01
    48
    1

    پاسخ : این برنامه ی VHDl برای فلیپ فلاپ T ایرادش چیه ؟

    ممنون

    مشکل حل شد
  5. #5
    2006/10/29
    M.I.S
    631
    2

    پاسخ : اين برنامه ي VHDl براي فليپ فلاپ T ايرادش چيه ؟

    T flip flop with reset
    کد:
    library ieee; 
    use ieee.std_logic_1164.all 
    entity tff is 
     port( 
        clk: in std_logic; 
        reset: in std_logic; 
        t: in std_logic; 
        q: out std_logic 
       ); 
    enf tff; 
    
    architecture behave of tff is 
     signal q_reg: std_logic; 
     signal q_next: std_logic; 
    begin 
     process 
     begin 
        if (reset = '1') then 
         q_reg <= '0'; 
        elsif (clk'event and clk = '1') then 
         q_reg <= q_next; 
        end if; 
     end process; 
    
        
        q_next <= q_reg when t = '0' else 
             not(q_reg); 
    
        q <= q_reg; 
    end behave;
    A T flip flop has the following equation: Q+ = T`Q+TQ` which is basically a D flip flop with a XOR gate connected to D, with one input being T and the other the Q output.
نمایش نتایج: از 1 به 5 از 5

موضوعات مشابه

  1. فلیپ فلاپ
    توسط 74ls245 در انجمن مفاهیم پایه برق و الکترونیک
    پاسخ: 94
    آخرين نوشته: 2016/01/12, 15:07
  2. فلیپ فلاپ با 4013be
    توسط F A R Y A D در انجمن مدارهای آنالوگ و مدارهای مجتمع
    پاسخ: 2
    آخرين نوشته: 2015/04/19, 18:25
  3. پیاده سازی فلیپ فلاپ ها در زبان vhdl
    توسط masoudkhan در انجمن PLD , SPLD , GAL , CPLD , FPGA
    پاسخ: 4
    آخرين نوشته: 2013/07/03, 09:59
  4. فلیپ فلاپ
    توسط eshkalak در انجمن مدار هاي ديجيتال
    پاسخ: 1
    آخرين نوشته: 2008/10/16, 23:47

کلمات کلیدی این موضوع

علاقه مندي ها (Bookmarks)

علاقه مندي ها (Bookmarks)

مجوز های ارسال و ویرایش

  • شما نمیتوانید موضوع جدیدی ارسال کنید
  • شما امکان ارسال پاسخ را ندارید
  • شما نمیتوانید فایل پیوست کنید.
  • شما نمیتوانید پست های خود را ویرایش کنید
  •