سلام
در زبان VHDL فرق buffer با inout چیه...؟؟؟
در زبان VHDL فرق buffer با inout چیه...؟؟؟
-
هرگاه زندگی را جهنم دیدی, سعی کن پخته بیرون آیی, سوختن رو همه بلدند -
پاسخ : سوال در مورد VHDL
inout برای سیگنالی بکار می ره که هم خونده میشه و هم نوشته میشه(یه سیگنال دو جهته ، هم ورودی و هم خروجی)
buffer یه خروجی هست که میشه داده هاشو خوند ولی به عنوان ورودی نمیشه ازش استفاده کرد.
فرق buffer و out هم اینه که نمیشه مقدار out رو بخونی و تنها یک خروجی حساب میشه.
دیدگاه