نیاز به تاخیر nsای (اختلاف فاز)

[man1988]

سلام
من مدت زیادی نیست که با CPLD کار میکنم الان هم توی یک پروژ سریع 80مگاهرتزی ،نیاز دارم تا پالس ساعت خروجی رو نسبت به ورودی در حد 270 درجه اختلاف فاز بدم ... 180 درجه رو با معکوس کردن میشه انجام داد اما بقیه رو چیکار کنم؟

در واقع میخوام مدتی بعد از معتبر شدن خروجی ام لبه بالا رونده پالس ساعت خروجی بیاد.

اساتید گرامی لطفا رهنمایی بفرمایید

[spman]

پاسخ : نیاز به تاخیر nsای (اختلاف فاز)

با واحد DCM می تونی اینکارو بکنی
یکی از خروجی هاش CLK270 که کلاک رو 270 درجه شیفت میده
سرچ کن xapp462
--------------------------------------------
البته این که گفتم تو fpga هست. cpld رو نمی دونم. باید تو دیتاشیت cpld ببینی Digital Clock Manager داره یا نه

[man1988]

پاسخ : نیاز به تاخیر nsای (اختلاف فاز)

خیلی ممنون که این موقع از شب و اینقدر سریع پاسخ دادید.
همانطور که فرمودید این مدار واسه FPGA کاربرد داره و CPLD حتی بهترین نوعش چنین واحدی نداره.
آیا با تاخیر مدارات دیجیتال میشه کاری کرد؟

[spman]

پاسخ : نیاز به تاخیر nsای (اختلاف فاز)

آیا با تاخیر مدارات دیجیتال میشه کاری کرد؟

بعید می دونم به این راحتیا بشه
چون تو fpga یا cpld که مستقیم با المان در طرف نیستیم، بیایم پشت هم المان اضافه کنیم و تاخیر بدیم. (کاری که DCM برای ایجاد تاحیر انجام میده)
فقط می تونیم با برنامه نویسی CLB اضافه کنیم. باید ببینی هر clb چقدر تاخیر ایجاد میکنه... ضمنا اینطوری skew بشدت بالا میره و برای یه پروژه با فرکانس بالا اصلا مناسب نیست

البته یه روشهایی هست. مثلا اگه فرکانس دو برابرش رو داشته باشی....
باید منتظر نظر بقیه باشیم..

[رضا شفقی]

پاسخ : نیاز به تاخیر nsای (اختلاف فاز)

چرا تو برنامه تون یه کانتر نمیگذارید که براتون تاخیر درست کنه؟

[man1988]

پاسخ : نیاز به تاخیر nsای (اختلاف فاز)

استفاده از کانتر در چنین مواردی که فرکانس بالاست به صرفه نیست چون برای ایجاد چنین اختلاف فازی به کلاکی چندین برابر فرکانس خروجی نیاز است(ضریب فرد از فرکانس خروجی) . مثلا برای 80MHZ خروجی به کلاکی حداقل 400MHZ نیاز است ! که در حد و توان CPLD نیست...

نظرتون چیه صورت مسئله رو پاک کنیم ؟! مثلا با خازن اختلاف فاز رو درست کنیم؟!

[kamran_723]

پاسخ : نیاز به تاخیر nsای (اختلاف فاز)

اساسا با cpld اختلاف فاز با این دقت نمیشه درست کرد اما با یک شیف رجیستر تک بیتی و یه ذره ور رفتن با کلاک میشه.چون معمولا cpld تا 200mhzکلاک میخوره

[ژوپیتر]

پاسخ : نیاز به تاخیر nsای (اختلاف فاز)

از اونجایی که کار نشد نداره، راه حل شما پیاده سازی و استفاده از DCO هست که در CPLD هم قابل پیاده سازی است.
وابسته به مشخصات لازم برای دقت در کار، مثلا اختلاف فاز با چه دقتی انجام بشه و حتی چه فرکانسی با چه دقتی تولید بشه، میزان حجم مصرفی لاجیک برای DCO ها متفاوته لذا با مشخص کردن و پیاده سازی DCO با این المانها به راحتی به جواب میرسید.

موفق باشید.