ورود به حساب ثبت نام جدید فراموشی کلمه عبور
برای ورود به حساب کاربری خود، نام کاربری و کلمه عبورتان را در زیر وارد کرده و روی «ورود به سایت» کلیک کنید.





اگر فرم ورود برای شما نمایش داده نمیشود، اینجا را کلیک کنید.









اگر فرم ثبت نام برای شما نمایش داده نمی‌شود، اینجا را کلیک کنید.









اگر فرم بازیابی کلمه عبور برای شما نمایش داده نمی‌شود، اینجا را کلیک کنید.






جهت تبلیغ در وب سایت ECA کلیک کنید.

کاربران برچسب زده شده

نمایش نتایج: از 1 به 5 از 5

موضوع: Verlog یا VHDL?

  1. #1
    2007/11/13
    خونمون ، خونتون ، خونشون . . .
    251
    3

    Verlog یا VHDL?

    من خیلی گیج شدم ، می خوام تازه شروع به کار با FPGA کنم .
    1.Verlog یا VHDL کدوم بهتره (کدوم کاربردی و انعطاف پذیرتره)؟
    2.برنامه ای که باید توی محیطش برنامه نویسی کنم چیه؟
    3.کدام خانواده Altera یا Xilin بهتره؟
    می بینیم و نادیده می گیریم!
  2. #2
    2011/05/12
    366
    9

    پاسخ : Verlog یا VHDL?

    نقل قول نوشته اصلی توسط Mohsen P
    من خیلی گیج شدم ، می خوام تازه شروع به کار با FPGA کنم .
    1.Verlog یا VHDL کدوم بهتره (کدوم کاربردی و انعطاف پذیرتره)؟
    2.برنامه ای که باید توی محیطش برنامه نویسی کنم چیه؟
    3.کدام خانواده Altera یا Xilin بهتره؟
    به نظر من با هر دو کار کنین، بعد از مدتی هم هر دو رو خوب یادمیگیرید و هم متوجه میشید کدوم زبان کجا بیشتر به درد میخوره. در مورد FPGA هم همینطوره اگه هر دو رو کارکنید بهتره، تقریبا نمیشه اونها رو باهم قیاس کرد که کدوم بهتره، زبان برنامه نویسی رو هم همینطور. :agree:
    اسمایل، تومورو ویل بی وُرس
  3. #3
    2007/11/13
    خونمون ، خونتون ، خونشون . . .
    251
    3

    پاسخ : Verlog یا VHDL?

    کتاب هایی که توی بازار هست کدام بهتره؟
    می بینیم و نادیده می گیریم!
  4. #4
    2011/05/12
    366
    9

    پاسخ : Verlog یا VHDL?

    نقل قول نوشته اصلی توسط Mohsen P
    کتاب هایی که توی بازار هست کدام بهتره؟
    زولینسکی ترجمه علیرضا فتاح
    اسمایل، تومورو ویل بی وُرس
  5. #5
    2008/12/28
    11
    0

    پاسخ : Verlog یا VHDL?

    یادگیری verilog ساده تر از VHDL است.
    برای طراحی سطح گیتی توانایی verilog بیشتره . اگرچه برای طراحی سطح سیستمی قدرت VHDL بیشتر است ولی امروزه با وجود SystemVerilog و SystemC این توانایی زیاد مطرح نمیشه.
    در verilog با استفاده از امکان PLI ، امکان فراخوانی توابعی که در زبان C و یا C++ نوشته شده اند وجود داره ولی در VHDL نه.
    اگر کتاب فارسی در مورد verilog میخواین کتاب آقای هادی پرنده افشار خوبه.
    کتاب Samir Palnitkar یا کتاب پروفسور نوابی خوبن.
    سایت

    مهمان عزیز شما حق دیدن لینک ها را ندارید

    عضویت

    خیلی خویه.
نمایش نتایج: از 1 به 5 از 5

موضوعات مشابه

  1. vhdl
    توسط amirrezajavidan در انجمن PLD , SPLD , GAL , CPLD , FPGA
    پاسخ: 4
    آخرين نوشته: 2015/02/15, 12:22
  2. VHDL
    توسط F.R در انجمن PLD , SPLD , GAL , CPLD , FPGA
    پاسخ: 3
    آخرين نوشته: 2014/08/27, 19:56
  3. VHDL
    توسط maryammt در انجمن مدار هاي ديجيتال
    پاسخ: 0
    آخرين نوشته: 2012/08/12, 22:38
  4. Asic Vhdl Basic Ans Lab_Vhdl Examples_microprocessor (VHDL)desingn
    توسط امیرعلی بلورچیان در انجمن PLD , SPLD , GAL , CPLD , FPGA
    پاسخ: 0
    آخرين نوشته: 2007/01/03, 23:10
  5. VHDL
    توسط mard در انجمن برنامه نويسي و اينترفيس
    پاسخ: 5
    آخرين نوشته: 2006/12/11, 01:13

کلمات کلیدی این موضوع

علاقه مندي ها (Bookmarks)

علاقه مندي ها (Bookmarks)

مجوز های ارسال و ویرایش

  • شما نمیتوانید موضوع جدیدی ارسال کنید
  • شما امکان ارسال پاسخ را ندارید
  • شما نمیتوانید فایل پیوست کنید.
  • شما نمیتوانید پست های خود را ویرایش کنید
  •