ورود به حساب ثبت نام جدید فراموشی کلمه عبور
برای ورود به حساب کاربری خود، نام کاربری و کلمه عبورتان را در زیر وارد کرده و روی «ورود به سایت» کلیک کنید.





اگر فرم ورود برای شما نمایش داده نمیشود، اینجا را کلیک کنید.









اگر فرم ثبت نام برای شما نمایش داده نمی‌شود، اینجا را کلیک کنید.









اگر فرم بازیابی کلمه عبور برای شما نمایش داده نمی‌شود، اینجا را کلیک کنید.






جهت تبلیغ در وب سایت ECA کلیک کنید.

کاربران برچسب زده شده

نمایش نتایج: از 1 به 5 از 5
  1. #1
    2011/03/13
    84
    0

    چطوری به یک سیگنال کلاک تاخیر بدیم؟

    سلام

    توی طراحی سیستم های دیجیتال، خیلی وقت ها لازم داریم که یک سیگنال ( خصوصاً یک سیگنال ساعت ) رو به مقداری مشخص تاخیر بدیم.

    برای اینکه دقیقا مشخص باشه من دنبال چی هستم یه مثال میزنم:

    فرض کنید کلاک مرجع clk با دوره تناوب 25 نانوثانیه رو در اختیار داریم. از روی این کلاک یه کلاک دیگه به نام clk3 که دوره تناوبش 75 نانوثانیه هست رو میسازیم. ( این کار، یعنی تقسیم فرکانسی رو میشه با DCM هم انجام داد ).
    حالا میخوایم به این clk3 یه مقدار تاخیر بدیم ( مثلاً به اندازه یک دوره تناوب از clk که میشه 25 نانوثانیه ). البته نمیخوام از بلوک های DCM خود FPGA استفاده کنم. چون تعداد DCM ها محدوده ( در حد 4 تا 8 عدد )

    مهمان عزیز شما حق دیدن لینک ها را ندارید

    عضویت

  2. #2
    2006/11/09
    زیره آسمون آبی
    177
    0

    پاسخ : چطوری به یک سیگنال کلاک تاخیر بدیم؟

    سلام عزیزم چرا از دستور after استفاده نمی کنید؟
    گسترده تر از هر چیز دل مومن است(امام علی (ع))
    [glow=red,2,300]R[/glow]
    [glow=green,2,300]G[/glow]
    [glow=blue,2,300]B[/glow]
  3. #3
    2011/03/13
    84
    0

    پاسخ : چطوری به یک سیگنال کلاک تاخیر بدیم؟

    نقل قول نوشته اصلی توسط siamakb
    سلام عزیزم چرا از دستور after استفاده نمی کنید؟
    علیکم السلام

    عارضم خدمتتون که همونطور که میدونید دستور های after، wait و ... دستور های قابل سنتزی نیستن. بنابراین نمی توان از آنها در طراحی استفاده کرد.

    اما من بالاخره فهمیدم چطور میشه این کار رو انجام داد:
    کافیه یه شیفت رجیستر سه بیتی بذاریم، کلاکش رو به clk بدیم. ورودی SLI اش رو به clk3 بدیم و خروجی clk_shifted رو از پایه های Q0 تا Q2 شیفت رجیستر بگیریم که هرکدام به یک میزان مشخص از clk3 عقب افتادن.
  4. #4
    2011/10/06
    5
    0

    پاسخ : چطوری به یک سیگنال کلاک تاخیر بدیم؟

    بیشتر ابزار های سنتز فقط حلقه for را بشتیباتی می کنند اما ابزار سنتز synplify تمام حلقه های تکرار را پشتیبانی می کند
    پس هیچ چیزی غیر ممکن نیست در ضمن ورودی این ابزار hdl محض است.
  5. #5
    2012/02/06
    40
    0

    پاسخ : چطوري به يک سيگنال کلاک تاخير بديم؟

    خوب تا جاييکه که من مي دونم به اندازه خطاي تاخير در انتشار گيت نقيض تو هر FPGA اي ميتوني تاخيير بدي ...واضح تر بگم با دقت اوون ميتوني تاخير بدي معمولان کلاک 100 مگ ميشه 5 نانو تاخير يعني با بهترين حالت ميتوني نصفش رو تاخير بدي اگه هم ريزتر بشي مي توني تا 2 نانو هم بيايي مثلان تو spartan3 ....

    خيلي خفن بشي اين رو Search کن..

    Digital delay line with fPGA کارهاي بعضياشون بدکي نيستش.

    الان با دقت 1پيکو ثانيه هم هستش با خود طراحي برد و يکسري قطعات جانبي هر تاخيري رو ميدن.
نمایش نتایج: از 1 به 5 از 5

موضوعات مشابه

  1. چطوری لبه پایین رونده ی سیگنال رو تشخیص بدم؟
    توسط cheshayer در انجمن مدار هاي ديجيتال
    پاسخ: 1
    آخرين نوشته: 2015/09/02, 12:58
  2. پاسخ: 8
    آخرين نوشته: 2014/10/16, 17:10
  3. کسی میدونه چطوری از cmsis v3 چطوری استفاده کنم؟
    توسط mohsen.hex در انجمن پروسسورهای ARM
    پاسخ: 0
    آخرين نوشته: 2013/04/08, 20:18
  4. سوال؟؟ چطوری سیگنال رو به صورت گرافیکی توی ال سی دی نشون بدم؟؟؟؟
    توسط hirkany در انجمن برنامه نويسي و اينترفيس
    پاسخ: 2
    آخرين نوشته: 2009/12/10, 21:45
  5. مشکل : این فایل های فارسی رو چطوری در بسکام قرار بدیم ؟
    توسط farzadkhoshlahn در انجمن میکروکنترلرهای AVR
    پاسخ: 5
    آخرين نوشته: 2009/06/14, 17:02

کلمات کلیدی این موضوع

علاقه مندي ها (Bookmarks)

علاقه مندي ها (Bookmarks)

مجوز های ارسال و ویرایش

  • شما نمیتوانید موضوع جدیدی ارسال کنید
  • شما امکان ارسال پاسخ را ندارید
  • شما نمیتوانید فایل پیوست کنید.
  • شما نمیتوانید پست های خود را ویرایش کنید
  •