ورود به حساب ثبت نام جدید فراموشی کلمه عبور
برای ورود به حساب کاربری خود، نام کاربری و کلمه عبورتان را در زیر وارد کرده و روی «ورود به سایت» کلیک کنید.





اگر فرم ورود برای شما نمایش داده نمیشود، اینجا را کلیک کنید.









اگر فرم ثبت نام برای شما نمایش داده نمی‌شود، اینجا را کلیک کنید.









اگر فرم بازیابی کلمه عبور برای شما نمایش داده نمی‌شود، اینجا را کلیک کنید.






جهت تبلیغ در وب سایت ECA کلیک کنید.

کاربران برچسب زده شده

نمایش نتایج: از 1 به 2 از 2
  1. #1
    2006/11/09
    زیره آسمون آبی
    177
    0

    نویز در گرفتن دیتا

    سلام
    خسته نباشید.
    می خوام 4064 بایت از وروی بصورت 8 بیتی بگیرم و در ارایه ذخیره کنم.تا اینجا مشکلی نداره.ولی زمانی که پایه های دیگه 0 یا 1 میشن دیگه دیتا رو درست دریافت نمیکنه.
    اینم برنامه:
    library IEEE;
    use IEEE.STD_LOGIC_1164.ALL;
    use IEEE.STD_LOGIC_ARITH.ALL;
    use IEEE.STD_LOGIC_UNSIGNED.ALL;
    entity lop is
    Port ( clk : in STD_LOGIC;
    o : out std_logic_vector(0 to 125);--10us cycle
    t : out std_logic;--check for corect save data
    int2 : in std_logic;--save data
    a: in std_logic_vector(7 downto 0));--8 bit data in
    end lop;
    architecture Behavioral of lop is
    --------------------signal--------------------------------------
    signal qq:std_logic_vector(0 to 125);
    signal tim:integer range 0 to 10:=0;
    -----------------array--------------------------------
    type ramm is array(0 to 4063)of std_logic_vector(7 downto 0);
    shared variable ram:ramm;
    --------------------save data------------------------------
    begin
    process(int2)
    variable cnt:integer range 0 to 4063:=0;
    begin
    if(rising_edge(int2))then
    ram(cnt):=a;
    cnt:=cnt+1;
    end if;
    end process;
    -------------output 10us----------------------------
    process(clk)
    begin

    if(clk' event and clk='1&#039then

    tim<=tim+1;
    if tim=10 then
    qq<=not qq;
    end if;
    end if;
    end process;
    o<=qq;
    -----------------------check data------------------------------------
    t<='1' when "11111111"=ram(4063) else'0';--check for corect data
    end Behavioral;



    ممنون میشم کمک کنید.
    گسترده تر از هر چیز دل مومن است(امام علی (ع))
    [glow=red,2,300]R[/glow]
    [glow=green,2,300]G[/glow]
    [glow=blue,2,300]B[/glow]
  2. #2
    2006/11/09
    زیره آسمون آبی
    177
    0

    پاسخ : نویز در گرفتن دیتا

    چرا وقتی تعداد زیادی پایه fpga رو 0 و 1 می کنم دیگه دیتارو درست نمی گیره؟
    کمککککککککککککککککک
    گسترده تر از هر چیز دل مومن است(امام علی (ع))
    [glow=red,2,300]R[/glow]
    [glow=green,2,300]G[/glow]
    [glow=blue,2,300]B[/glow]
نمایش نتایج: از 1 به 2 از 2

موضوعات مشابه

  1. گرفتن نویز شیر برقی دودویی روی AVR
    توسط italia2006 در انجمن میکروکنترلرهای AVR
    پاسخ: 14
    آخرين نوشته: 2013/02/10, 16:10
  2. جابه جا گرفتن دیتا از پین ورودی
    توسط siamakb در انجمن PLD , SPLD , GAL , CPLD , FPGA
    پاسخ: 0
    آخرين نوشته: 2011/07/09, 23:03
  3. گرفتن نویز استپر موتور دستگاه CNC
    توسط Msn.elecomp در انجمن رباتيك و مكاترونيك
    پاسخ: 2
    آخرين نوشته: 2010/11/30, 14:13
  4. نویز گرفتن پی آی سی و ...
    توسط sina_javan در انجمن میکروکنترلرهای PIC
    پاسخ: 11
    آخرين نوشته: 2010/04/28, 20:24

کلمات کلیدی این موضوع

علاقه مندي ها (Bookmarks)

علاقه مندي ها (Bookmarks)

مجوز های ارسال و ویرایش

  • شما نمیتوانید موضوع جدیدی ارسال کنید
  • شما امکان ارسال پاسخ را ندارید
  • شما نمیتوانید فایل پیوست کنید.
  • شما نمیتوانید پست های خود را ویرایش کنید
  •