ورود به حساب ثبت نام جدید فراموشی کلمه عبور
برای ورود به حساب کاربری خود، نام کاربری و کلمه عبورتان را در زیر وارد کرده و روی «ورود به سایت» کلیک کنید.





اگر فرم ورود برای شما نمایش داده نمیشود، اینجا را کلیک کنید.









اگر فرم ثبت نام برای شما نمایش داده نمی‌شود، اینجا را کلیک کنید.









اگر فرم بازیابی کلمه عبور برای شما نمایش داده نمی‌شود، اینجا را کلیک کنید.






جهت تبلیغ در وب سایت ECA کلیک کنید.

کاربران برچسب زده شده

نمایش نتایج: از 1 به 7 از 7
  1. #1
    2008/08/14
    تهران
    2
    0

    شبیه سازی برنامه در Active HDL 8 برای Verilog؟؟؟

    سلام دوستان
    بنده یه برنامه به زبان وریلاگ توی نرم افزار اکتیو اچ دی ال 8 نوشتم که توش ماژول تاپ برای سیگنال دِهیِ شبیه سازی هم لحاظ شده و حالا میخوام که یه خروجی به عنوان شبیه سازی ازش بگیرم اما متاسفانه موفق نمیشم! البته درستش اینه که با این نرم افزار آشنا نیستم!
    دوستان اگه ممکنه محبت کنید و بنده رو یه راهنمایی بفرمایید!

    ماژول تاپ برنامه برای یک مالتی پلکسر 4 به 1:
    module top;
    reg i1,i2,i3,i4,s1,s2;
    wire out;
    mux41 mux1(out,i1,i2,i3,i4,s1,s2);
    initial begin
    $monitor ($time," i1 is %b , i2 is %b , i3 is %b , i4 is %b , s1 is %b , s2 is %b " , i1,i2,i3,i4,s1,s2);
    i1=1;i2=0;i3=1;i4=1;
    s2=1;s1=0;
    #2 s2=0;
    #3 s1=1;
    #2 s2=1;s1=1;
    #1 i4=0;
    end
    endmodule
  2. #2
    2007/10/02
    اردبیل
    31
    0

    پاسخ : شبیه سازی برنامه در Active HDL 8 برای Verilog؟؟؟

    سلام
    به نظر برنامت درست میاد
    بهتره initial اول رو با end ببندی و برای مقادیر یه begin دیگه با initial دیگه وا کنی
    اکتیو hdl از این مشکل ها گاها داره
    نتیجه رو بگو
    موفق باشی
  3. #3
    2010/06/17
    اهل جایی هستم که انسان ها همدیگه رو درک کنن و به هم احترام بذارن !
    616
    0

    پاسخ : شبیه سازی برنامه در Active HDL 8 برای Verilog؟؟؟

    کسی نحوه استفاده از دستور +access رو میدونه ؟
    دعایم کنید که شاید به واسطه ی دعای خیر شما مشکلاتم حل شود .
  4. #4
    2010/06/17
    اهل جایی هستم که انسان ها همدیگه رو درک کنن و به هم احترام بذارن !
    616
    0

    پاسخ : شبیه سازی برنامه در Active HDL 8 برای Verilog؟؟؟

    سلام
    کسی هست بدونه چرا Active HDL شکل موج ها رو تولید نمی کنه ؟


    اینم برنامه ای که نوشتم :

    http://www.mediafire.com/?78lq3dz2xxdm07i
    دعایم کنید که شاید به واسطه ی دعای خیر شما مشکلاتم حل شود .
  5. #5
    2010/06/17
    اهل جایی هستم که انسان ها همدیگه رو درک کنن و به هم احترام بذارن !
    616
    0

    پاسخ : شبیه سازی برنامه در Active HDL 8 برای Verilog؟؟؟

    یعنی کسی نیست ما رو راهنمایی کنه !؟
    دعایم کنید که شاید به واسطه ی دعای خیر شما مشکلاتم حل شود .
  6. #6
    2010/06/17
    اهل جایی هستم که انسان ها همدیگه رو درک کنن و به هم احترام بذارن !
    616
    0

    پاسخ : شبیه سازی برنامه در Active HDL 8 برای Verilog؟؟؟

    برای ایجاد سیگنال های تست بدون برنامه نویسی می پرسه چرا +access رو استفاده نکردید .
    دعایم کنید که شاید به واسطه ی دعای خیر شما مشکلاتم حل شود .
  7. #7
    2009/01/03
    50
    0

    پاسخ : شبیه سازی برنامه در Active HDL 8 برای Verilog؟؟؟

    سلام
    به نتيجه اي رسيدي شما؟منم دقيقا همين مشكلو دارم
نمایش نتایج: از 1 به 7 از 7

موضوعات مشابه

  1. آموزش QuartusII و Verilog از مبتدی تا شبیه سازی CPU
    توسط mr_magic در انجمن PLD , SPLD , GAL , CPLD , FPGA
    پاسخ: 19
    آخرين نوشته: 2014/04/24, 17:31
  2. شبیه سازی Verilog به کمک نرم افزار Modelsim
    توسط Control در انجمن PLD , SPLD , GAL , CPLD , FPGA
    پاسخ: 1
    آخرين نوشته: 2013/04/12, 11:45
  3. پاسخ: 6
    آخرين نوشته: 2011/03/10, 10:03
  4. شبیه سازی verilog
    توسط chekhov در انجمن PLD , SPLD , GAL , CPLD , FPGA
    پاسخ: 0
    آخرين نوشته: 2009/08/17, 11:28
  5. برنامه ای برای شبیه سازی مدارات گیرنده و فرستنده
    توسط ahsan22 در انجمن مدارهاي مخابراتي
    پاسخ: 5
    آخرين نوشته: 2008/09/28, 12:21

کلمات کلیدی این موضوع

علاقه مندي ها (Bookmarks)

علاقه مندي ها (Bookmarks)

مجوز های ارسال و ویرایش

  • شما نمیتوانید موضوع جدیدی ارسال کنید
  • شما امکان ارسال پاسخ را ندارید
  • شما نمیتوانید فایل پیوست کنید.
  • شما نمیتوانید پست های خود را ویرایش کنید
  •