ورود به حساب ثبت نام جدید فراموشی کلمه عبور
برای ورود به حساب کاربری خود، نام کاربری و کلمه عبورتان را در زیر وارد کرده و روی «ورود به سایت» کلیک کنید.





اگر فرم ورود برای شما نمایش داده نمیشود، اینجا را کلیک کنید.









اگر فرم ثبت نام برای شما نمایش داده نمی‌شود، اینجا را کلیک کنید.









اگر فرم بازیابی کلمه عبور برای شما نمایش داده نمی‌شود، اینجا را کلیک کنید.






جهت تبلیغ در وب سایت ECA کلیک کنید.

کاربران برچسب زده شده

نمایش نتایج: از 1 به 5 از 5
  1. #1
    2006/12/19
    تهران
    711
    0

    سوالاتي درباره Verilog و نحوه تبديل به VHDL

    با سلام
    من سوالاتي در مورد Verilog و VHDL دارم. يه کد دارم که با Verilog نوشته شده و ميخوام قسمت هاييش رو بفهمم و به VHDL تبديل کنم. آخه با VHDL بيشتر حال ميکنم.
    اولين سوال اينه که تا اونجا که من فهميدم reg تو وريلوگ همون wire هستش فقط آخرين مقدار رو تو خودش نگه ميداره تا وقتي که مقدار جديدي توش نوشته بشه. درسته ؟
    و اينکه wire همچين حالتي نداره و مقداري رو ذخيره نميکنه. درسته ؟ ميشه برا اين دو مورد توضيح بديد ؟

    تو VHDL فقط يه Signal داريم و با اين حساب reg يا wire يکدومشون بايد معادل Signal باشه. خب کدومه ؟
    يعني Signal هم اخرين مقدار رو ذخيره ميکنه و مثل reg عمل ميکنه يا نه مثل wire ؟ يا به جز سيگنال چيز ديگه اي داريم براي اين کار ؟

    تو کدي که من دارم اومده يه ماژول نوشته که چند تا ورودي خروجي داره. فقط اومده براي بعضي از خروجي ها اينطوري نوشته :
    output reg reset=1;
    output reg send_time_out=0;
    output reg [31:0]rec_I=0;
    output reg finish_led=0;
    همونطور که ميبينيد تو اونجا که ميخواد بعد از تعريف ماژول نوع ورودي يا خروجي بودن سيگنالهاي ماژول رو تعريف کنه براي بعضي از خروجي ها بجاي output نوشته output reg و فقط هم براي اونايي که مقدار اوليه براشون تعريف کرده اين کار رو کرده.
    خب براي چي اين کار رو کرده ؟
    يه موردش که به نظر خودم رسيد اينه که ميخواد بعدا از اون خروجي يه چيزي رو بخونه. که تو کد هم ديدم که اينکار رو کرده. اما خب چرا از inout استفاده نکرده ؟
    به نظر خودم دليلش اين نيست که ميخواد اون خروجي رو بخونه. چون براي همه سيگنالها اين کار رو نکرده. فقط تو يه سيگنال مثلا سيگنال rd (همون read از نوع Active Low) اينکار رو کرده :
    output reg rd=1;
    بعد تو برنامه يه جا براي نوشتن تو رجيسترها اومده سيگنال rd رو چک کرده تا عمل نوشتن و خواندن تداخل پيدا نکنن:
    // writing process
    if(rd)
    begin
    end
    معادلش تو VHDL چي ميشه ؟
    output reg finish_led=0;


    سوال بعدي اينه که همچين چيزي رو تو VHDL چطور مينويسند :
    reg [15:0]address[31:0];
    اصلا چي هست ؟ فکر کنم 32 تا المان که هر المان 16 تا طول داره تعريف کرده. يه چي مثله آرايه دو بعدي. درسته ؟
    تو VHDL چي ميشه معادلش ؟

    يه سوال اساسي. تو وريلوگ چيزي به اسم نوع داده نديدم. مثلا تو VHDL ميگيم STD_LOGIC يا STD_LOGIC_VECTOR يا INTEGER يا ...
    خب من حالا بخوام يه سيگنالي رو به VHDL تبديل کنم چيکار بايد بکنم ؟
    نوع داده رو چطور ميشه تشخيص داد؟ همون STD_LOGIC يا نوع VECTOR ميشه و کافيه ؟ يا بايد يه روش خاصي داره ؟

    همينطور در مورد مشخصه parameter
    مثلا parameter GAP=16'hC0A8 رو بايد اينطوري بنويسم :
    CONSTANT GAP : STD_LOGIC_VECTOR(15 DOWNTO 0) := X"C0A8";
    يا اينطوري :
    CONSTANT GAP : INTEGER := 51728 ;
    کدوم درسته ؟ يا اصلا فرقي ميکنه ؟
    متاسفانه خيلي هم VHDL بلد نيستم .
    ممنون ميشم يکي از دوستان توضيح کامل بده. خيلي لازم دارم.
  2. #2
    2006/12/19
    تهران
    711
    0

    پاسخ : سوالاتي درباره Verilog و نحوه تبديل به VHDL

    کسي نبود کمک کنه ؟
  3. #3
    2008/01/23
    39
    0

    پاسخ : سوالاتي درباره Verilog و نحوه تبديل به VHDL

    سلام. براي تبديل verilog به VHDL و برعکس مي تونيد از برنامه ي X-HDL استفاده کنيد.
    موفق باشين
  4. #4
    2008/06/30
    30
    0

    پاسخ : سوالاتي درباره Verilog و نحوه تبديل به VHDL

    سلام دوست گرامی
    ببین توی وریلاک سیم یا وایر دقیقا همون معنی رو می ده یعنی سیم!
    مثلا شما میتونی خروجی دو تا رجیستر رو با هم جمع کنی و حاصل رو بریزی توی یه سیم
    assign wire1=reg1+reg2
    assign out1=wire1

    و این یعنی که آقای سینتسایزر! حاصل جمع reg1 و reg2 رو بریز تو خروچی اول که میشد بدون استفاده از وایر هم این کار رو کرد البته وایر کاربرد های دیگه ای هم داره مثلا میخاهیم دو نقطه از مدار رو به هم وصل کنیم به طوری که بلافاصله پس از تغییر در یک نقطه اون یکی هم تغییر کنه و منتظر کلاک نمونه(البته ممکنه یکیشون این ور آی سی باشه و اون یکی اون ور و یه مقدار خیلی کم زمان تاخیر روتینگ داشته باشیم!)
    -------------------------------------------------------------------------------------------------------
    ولی reg یا رجیستر قضیش فرق فوکوله!
    رجیستر در واقع یه فلیپ فلاپه که یه کلاک میگیره و یه ریست و یه ورودی و یه خروجی و آخرین مقدار رو نگه میداره تا کلاک بیاد و ورودی جدید به خروجی اعمال بشه و وقتی استفاده می کنیم که بخاهیم مقادیر قبلی رو داشته باشیم
    -------------------------------------------------------------------------------------------------------
    اون که گفتید درسته یعنی یه آرایه دو بعدی هستش ولی توجه کنید که تو این نوع تعریف نمیشه به تک تک بیت ها دست رسی داشت و فقط میتونیم کلمات رو با هم بخونیم
    ------------------------------------------------------------------------------------------------------
    امیدوارم حداقل جواب یه سوالتو گرفته باشی :smile:
  5. #5
    2008/06/30
    30
    0

    پاسخ : سوالاتي درباره Verilog و نحوه تبديل به VHDL

    روش تعریف ثابت در وریلاگ:
    [tt]difine m 2`[/tt]
    و این یعنی هر جا تو کد m دیدی به جاش 2 در نظر بگیر
    (اون علامته همونیه که بالای دکمه tab هست)
نمایش نتایج: از 1 به 5 از 5

موضوعات مشابه

  1. Verilog VS VHDL ?
    توسط mehran901 در انجمن PLD , SPLD , GAL , CPLD , FPGA
    پاسخ: 1
    آخرين نوشته: 2016/02/16, 19:19
  2. تبدیل verilog به vhdl
    توسط farnaz.m در انجمن PLD , SPLD , GAL , CPLD , FPGA
    پاسخ: 0
    آخرين نوشته: 2014/06/30, 11:05
  3. Verilog يا VHDL , مساله اين است؟!!
    توسط nima_xer در انجمن PLD , SPLD , GAL , CPLD , FPGA
    پاسخ: 11
    آخرين نوشته: 2013/03/31, 08:23
  4. Vhdl or verilog
    توسط yaseri در انجمن PLD , SPLD , GAL , CPLD , FPGA
    پاسخ: 6
    آخرين نوشته: 2012/09/15, 17:05
  5. VHDL یا Verilog ?
    توسط مرتضی امانی در انجمن PLD , SPLD , GAL , CPLD , FPGA
    پاسخ: 8
    آخرين نوشته: 2008/04/11, 08:58

کلمات کلیدی این موضوع

علاقه مندي ها (Bookmarks)

علاقه مندي ها (Bookmarks)

مجوز های ارسال و ویرایش

  • شما نمیتوانید موضوع جدیدی ارسال کنید
  • شما امکان ارسال پاسخ را ندارید
  • شما نمیتوانید فایل پیوست کنید.
  • شما نمیتوانید پست های خود را ویرایش کنید
  •