ورود به حساب ثبت نام جدید فراموشی کلمه عبور
برای ورود به حساب کاربری خود، نام کاربری و کلمه عبورتان را در زیر وارد کرده و روی «ورود به سایت» کلیک کنید.





اگر فرم ورود برای شما نمایش داده نمیشود، اینجا را کلیک کنید.









اگر فرم ثبت نام برای شما نمایش داده نمی‌شود، اینجا را کلیک کنید.









اگر فرم بازیابی کلمه عبور برای شما نمایش داده نمی‌شود، اینجا را کلیک کنید.






جهت تبلیغ در وب سایت ECA کلیک کنید.

کاربران برچسب زده شده

نمایش نتایج: از 1 به 5 از 5
  1. #1
    2010/12/26
    50
    0

    پیاده سازی فلیپ فلاپ ها در زبان vhdl

    سلام خدمت دوستان
    من یه مشکل در پیاده سازی فلیپ فلاپ ها دارم اویلین بار می خوام از process در زبان vhdl استفاده کنم برای همین گیچ شدم
    می خوام فلیپ فلاپ ها رو بر اساس فلیپ فلاپ d پیاده سازی کنم اما درست نمیشه کد ها رو می زارم یکیش رو راهنمایی کنید چه sr چه jk چه t ممنون میشم
    با نرم افزار modelsim کار می کنم
    کد:
    entity dff is
    port(d,clk:in bit;q:out bit);
    end entity;
    architecture behavioral of dff is
    begin
    process (clk,d)
    begin
    if clk'event and clk='1'
    then
    q<=d;
    end if;
    end process;
    end architecture;
    این dff که درست کار می کنه
    حالا برای sr که مشکل دارم
    کد:
    entity sr is
    port(d,s,r,clk:in bit;q:out bit);
    end entity;
    architecture behavioral of sr is
    component dff is
    port(d,clk:in bit;q:out bit);
    end component;
    begin
    srrr:process (clk,d)
    begin
    if clk'event and clk='1'
     
    then q<=r;else q<=s;
     
    end if;
    end process;
    end behavioral;
    و

    کد:
    entity srdff is
    port(clk,s,r:in bit;q:out bit);
    end entity;
    architecture behavioral of srdff is
    component dff is
    port(d,clk:in bit;q:out bit);
    end component;
    begin
    alt1:process (clk,r)
    begin
    if clk'event and clk='1'
    then
    q<=r;
    end if;
    end process;
    alt2:process (clk,s)
    begin
    if clk'event and clk='1'
    then
    q<=s;
    end if;
    end process;
    end architecture;
  2. #2
    2010/12/26
    50
    0

    پاسخ : پیاده سازی فلیپ فلاپ ها در زبان vhdl

    کسی از دوستان اطلاعی نداره یه جا خوندم با active hdl میشه کدش رو گرفت و در برنامه های دیگه نوشت ولی من نرم افزار رو ندارم ؟
    process ها رو هم نمیشه به صورت تو در تو استفاده کرد موازی کار می کنن نمی دونم چجوری باید پیاده سازیش کنم
    کسی نمیتونه کمک کنه؟
    خود tff رو اینجور پیاده سازی می کنیم اما با d نمی دونم
    مشکلم استفاده از یه process به صورت تودرتو هست فقط می دونم که موازی کار می کنن ولی نمی دونم چجوری ارتباطشون بدم به هم


    entity tff is

    port(t,clk:in bit;q:out bit);

    end entity;

    architecture bihavioral of tff is

    signal s:bit;

    begin

    q<=s;

    process (clk,t)

    begin

    if clk'event and clk='1' then

    s<=s xor t;

    end if;

    end process;

    end architecture;
  3. #3
    2008/01/03
    گیلان
    388
    4

    پاسخ : پیاده سازی فلیپ فلاپ ها در زبان vhdl

    من خروجی یه فلیپ فلاپ t را با کد vhdl بصورت زیر تعریف کردم :
    q : buffer STD_LOGIC
    برنامه از نظر خطای نگارش یا خطای منطقی ایرادی نداره ولی هنگام سنتز یه خطا ایجاد می کنه بصورت زیر :
    Signal q cannot be synthesized, bad synchronous description. The description style you are using to describe a synchronous element (register, memory, etc.) is not supported in the current software release.
    کسی میدنه باید چیکار کنم ؟
    مردود شدن بهتر از با تقلب قبول شدن است
  4. #4
    2011/03/13
    84
    0

    پاسخ : پياده سازي فليپ فلاپ ها در زبان vhdl

    سلام
    عزيز فعلا همين رو بهت بگم که نيازي نيست فليپ فلاپ رو با VHDL بنويسي. خود xilinx همه اينا رو داره که ميتوني به صورت شماتيک و ماژول آماده استفاده کني.
    بعدش هم يه سري کتاب بهت معرفي ميکنم که هر جا گير کردي بري سراغ اونها

    1. Digital system design using VHDL - Roth فصل دومش در مورد VHDL هست. خيلي عاليه

    بقيش رو بعدا ميگم.
  5. #5
    2008/01/03
    گیلان
    388
    4

    پاسخ : پياده سازي فليپ فلاپ ها در زبان vhdl

    نقل قول نوشته اصلی توسط ehbas
    سلام
    عزيز فعلا همين رو بهت بگم که نيازي نيست فليپ فلاپ رو با VHDL بنويسي. خود xilinx همه اينا رو داره که ميتوني به صورت شماتيک و ماژول آماده استفاده کني.
    بعدش هم يه سري کتاب بهت معرفي ميکنم که هر جا گير کردي بري سراغ اونها

    1. Digital system design using VHDL - Roth فصل دومش در مورد VHDL هست. خيلي عاليه

    بقيش رو بعدا ميگم.
    فکر کنم این کتابو داشته باشم
    باز هم ممنون که پاسخ دادید
    مردود شدن بهتر از با تقلب قبول شدن است
نمایش نتایج: از 1 به 5 از 5

موضوعات مشابه

  1. طراحی و پیاده سازی فیلتر IIR توسط زبان VHDL
    توسط mohsen_k.nazar در انجمن پردازش سيگنال و هوش محاسباتي
    پاسخ: 4
    آخرين نوشته: 2017/01/21, 11:39
  2. پیاده سازی کامپیوتر پایه با VHDL
    توسط sajadkk در انجمن PLD , SPLD , GAL , CPLD , FPGA
    پاسخ: 13
    آخرين نوشته: 2014/06/20, 10:27
  3. شبیه سازی فلیپ فلاپ j-k با arm
    توسط navid_sa_198 در انجمن پروسسورهای ARM
    پاسخ: 3
    آخرين نوشته: 2010/12/07, 20:52
  4. این برنامه ی VHDl برای فلیپ فلاپ T ایرادش چیه ؟
    توسط milad_kavoosi در انجمن PLD , SPLD , GAL , CPLD , FPGA
    پاسخ: 4
    آخرين نوشته: 2010/06/17, 00:10

کلمات کلیدی این موضوع

علاقه مندي ها (Bookmarks)

علاقه مندي ها (Bookmarks)

مجوز های ارسال و ویرایش

  • شما نمیتوانید موضوع جدیدی ارسال کنید
  • شما امکان ارسال پاسخ را ندارید
  • شما نمیتوانید فایل پیوست کنید.
  • شما نمیتوانید پست های خود را ویرایش کنید
  •