ورود به حساب ثبت نام جدید فراموشی کلمه عبور
برای ورود به حساب کاربری خود، نام کاربری و کلمه عبورتان را در زیر وارد کرده و روی «ورود به سایت» کلیک کنید.





اگر فرم ورود برای شما نمایش داده نمیشود، اینجا را کلیک کنید.









اگر فرم ثبت نام برای شما نمایش داده نمی‌شود، اینجا را کلیک کنید.









اگر فرم بازیابی کلمه عبور برای شما نمایش داده نمی‌شود، اینجا را کلیک کنید.






جهت تبلیغ در وب سایت ECA کلیک کنید.

کاربران برچسب زده شده

صفحه 1 از 2 12 آخرین
نمایش نتایج: از 1 به 10 از 12
  1. #1
    2009/08/11
    42
    1

    Verilog يا VHDL , مساله اين است؟!!

    خوب مثال ديگر قسمت هاي الکترونيک و برق که براي انجام يه کار هزار و يک روش هست ولي خوب اصولا يه سري روش هست که حرفه ها استفاده ميکنم و يه سري ديگه رو متوسطا که من دوس دارم با لفظ coder صداشون کنم ( خودم هم اگه خدا قبول کنه از همين قشرم :biggrin: ) و افراد تازه کار,, ولي ولي تو اين دنياي ديجيتال و FPGA زبان هاي هست که خود من تو اينکه کدومو حرفه اي پيش بگيرم برم جلو توش موندم , Verilog راحته اصن آدم شروع که ميکنه باهاش حال ميکنه , VHDL قوي و منسجم تر , SystemC که ديگه براساس C هست اينا که ديگه همه استاديد ولي سوال اينکه که کدومو رو به عنوان زبان اصلي خودمون انتخاب کنيم و سعي کنم تو اوني قوي تر بشيم ؟ يا بهتر بگم حرفه ها چيکار ميکنن؟


    ممنون
  2. #2
    2013/01/25
    53
    0

    پاسخ : Verilog يا VHDL , مساله اين است؟!!

    سلام
    به نظر من هيچ کدوم فرقي باهم ندارن چون هر کاري بخواي انجام بدي ميتوني با همشون به جواب برسي ببين بيشتر با کدوم راحتي مثلا بچه هاي الکترونيک با VHDL راحتا و کامپيوتري ها با system c ولي بيشتر حرفه اي ها با Verilog کار ميکنن. موفق باشي
    گلن نه دي،گئدن نه دي؟ بلک نه دي،کفن نه دي!؟
    بو دونيا اوُز کئفينده دي، ياغيش يويور،گون قورودور.
  3. #3
    2009/08/11
    42
    1

    پاسخ : Verilog يا VHDL , مساله اين است؟!!

    ممنون از نظرتون
    من هم تقريبا از هر دو سر در ميارم ولي خوب ميخاستم يکي رو به عنوان زيان اصلي انتخاب کنم و روي اون مانور بدم :rolleyes:
  4. #4
    2011/05/12
    366
    9

    پاسخ : Verilog يا VHDL , مساله اين است؟!!

    سلام

    شاید این مقایسه بتونه کمی بهتون کمک بکنه:

    VHDL
    مزایا:
    -پشتیبانی بسیار قوی از مدارات آسنکرون تعریف شده بیرون از پروسس.(مثلا مدارات ترکیبی که برای موازی سازی بدون وقفه به کار میرن).
    -پشتیبانی بسیار قوی از اعداد علامت دار.
    -قابلیت تعریف تایپهای مختلف به صورت دلخواه.
    -پیکر بندی کدها به صورت بسیار عالی.
    -پشتیبانی عالی از پکیجها.
    -قابلیت بسیار عالی در معکوس کردن وکتور ها ( to و downto).
    -پشتیبانی از ریست آسنکرون به صورت سطح ولتاژ ( نه تنها لبه).

    معایب:
    -کامنت گذاری تنها به صورت خط به خط امکانپذیره و به صورت بلوکی وجود نداره.
    -برای کدهای ماژولار بسیار خسته کننده هست چون باید برای هر بلاک دوباره تعریف بلاک رو به صورت کمپوننت بنویسید.
    -استفاده از to و downto در وکتورها میتونه گیج کننده بشه که کدوم بیت اول و کدوم آخر بود.
    -خروجی هر بلاک به صورت پیش فرض باید به صورت بافر شده باشه ولی از این خبرا نیست.
    -برای مدارات آسنکرون هیچ اولویت بندی وجود نداره (مثلا لیستی وجود نداره که توی اون بشه تعریف کرد این مدار1 اول سنتز و فیت بشه بعد مدار2، یا تاخییرشون رو بشه تعیین کرد، برای مدارت پر سرعت این خیلی لازمه).
    -باید زیاد کد بزنی،بیشترم باید کپی پیست کنی.


    Verilog
    مزایا:
    -قابلیت کامنتگذاری خطی و بلاکی.
    -دسترسی راحت به بیتهای وکتور و اعمال تغییر روی اونها.
    -پشتیبانی بسیار قوی از پارامترها.
    -قابلیت تعریف ساده وکتور و الحاق کردنش به سیگنالهای دیگه.
    -کد زنیش سخت نیست. (شبیه C و Pascal میمونه).
    -پشتیبانی قوی از حلقه ها.
    -پشتیبانی اولویت دهی برای مدارات آسنکرون به صورت پیش فرض با استفاده از ستاره (*)
    -کمتر کد میزنی، کمترم کپی پیست داره.

    معایب:
    -در ابتدا کمی گیج کننده هستش ولی خیلی زود متوجه میشید که reg با wire تفاوت چندانی نداره. فقط wire یکم فراموش کاره. :biggrin:
    -پشتیبانی ضعیف از مدارات آسنکرون.
    -عدم پشتیبانی از پکیجها که مجبور به دوباره کاری میشی.
    -تعریف Select بسیار پیچیده هست.
    -پشتیبانی از ریست آسنکرون تنها به صورت لبه. :angry:
    -wire ها تعریف نشده معمولا توسط سنتزگر علامت گذاری نمیشن و باعث میشن وکتورهاتون تبدیل بشن به wire های تکی و مدارتون میشه ماکارونی. :NO: oo:
    -به سختی میشه وکتور رو معکوس کرد. ( با loop امکانپذیره).


    معایب مشترک VHDL و Verilog
    - استفاده از begin و end های متعدد در هر قسمت که خسته کننده و گیج کننده هست. خوب مگه پرانتز چشه؟



    موفق باشید.
    اسمایل، تومورو ویل بی وُرس
  5. #5
    2009/08/11
    682
    70

    پاسخ : Verilog يا VHDL , مساله اين است؟!!

    نقل قول نوشته اصلی توسط ژوپیتر
    -برای مدارات آسنکرون هیچ اولویت بندی وجود نداره (مثلا لیستی وجود نداره که توی اون بشه تعریف کرد این مدار1 اول سنتز و فیت بشه بعد مدار2، یا تاخییرشون رو بشه تعیین کرد، برای مدارت پر سرعت این خیلی لازمه).
    سلام
    لطفا این مورد رو توضیح بدین
    https://www.linkedin.com/in/mohammadhosseini69

    http://zakhar.blog.ir
  6. #6
    2009/08/11
    42
    1

    پاسخ : Verilog يا VHDL , مساله اين است؟!!

    از دوست عزيزم آقاي ژوپيتر تشکر ميکنم خيلي لطف کردن خيلي به بنده کمک کرد
    اينجور که شما ميگين پس تقريبا توي يه سطح هستند ولي خوب بستگي داره چطور با مدارتو تا کني هست

    باز هم ممنون, فقط اين پس اين SystemC چطور ميشه؟
  7. #7
    2011/05/12
    366
    9

    پاسخ : Verilog يا VHDL , مساله اين است؟!!

    نقل قول نوشته اصلی توسط محمد حسینی
    سلام
    لطفا این مورد رو توضیح بدین
    سلام،

    همونطور که میدونید مدارات آسنکرون کلاک ندارند. پس چیزی به عنوان تاخییر براشون وجود نداره ( تنها تاخییر انتشار گیت یا همون Propagation Delay). حالا اگر بخوایم خروجی بلاکمون هر زمان که یکی از ورودی ها تغییر کرد، تغییر کنه باید از Sensitivity list استفاده کرد که سیگنالهای ورودی رو توی اون لیست میتونید پیدا کنید وقتی که از * استفاده کنید. برای Always بلاک ها هم میشه تاخییر ایجاد کرد، مثلا اگر یکی از متغییر ها با تاخییر وارد بلاک میشه و بقیه همزمان وارد میشن، برای اینکه خروجی بلاک دچار مشکل نشه، اون تاخییر رو به بقیه سیگنالها اضافه میکنید که همه همزمان وارد شن (این به معنی این نیست که ورودی ها همزمان داده نمیشه بلکه برعکس، ورودی ها همزمان داده میشه ولی یکی از متغییر ها بعد از طی یک مسیر دیگه وارد بلاک میشه که باعث میشه دیرتر برسه). البته بازم کمی routing روش تاثیر میذاره که نمیشه کاریش کرد.
    اسمایل، تومورو ویل بی وُرس
  8. #8
    2011/05/12
    366
    9

    پاسخ : Verilog يا VHDL , مساله اين است؟!!

    نقل قول نوشته اصلی توسط Zorwan
    از دوست عزيزم آقاي ژوپيتر تشکر ميکنم خيلي لطف کردن خيلي به بنده کمک کرد
    اينجور که شما ميگين پس تقريبا توي يه سطح هستند ولي خوب بستگي داره چطور با مدارتو تا کني هست

    باز هم ممنون, فقط اين پس اين SystemC چطور ميشه؟
    خواهش میکنم،

    من با SystemC آشنایی ندارم ولی کمی که گوگل کردم دیدم که این زبان در حد System level هست و اصلا نمیشه با VHDL و Verilog مقایسش کرد و زبان سطح بالاست. به نظر زبان جالبیه، اگه سراغش رفتید ما رو هم تو یافته هاتون شریک کنید.

    ممنون.
    اسمایل، تومورو ویل بی وُرس
  9. #9
    2009/08/11
    42
    1

    پاسخ : Verilog يا VHDL , مساله اين است؟!!

    ممنون از دوستان خوب
    ولي لوازم و ابزار هاي کار چي ميشن؟خوب براي verilog و VHDL اوضاع برنامه هاي چطوريه؟اصلا بنظر من از اين مرحله به بعد برنامه ها رو که براي HDL هستند و البته open source هستند رو معرفي کنيم خيلي خوب ميشه , البته اول در مورد اديتورها و سيميلوترها وبعد از اون سنتز
    در مورد پوليا که شرکت Cadence محصول IUS که اينجور پيداست آخر برنامه تو زمينه FPGA و HDL هست ولي خوب...
    البته در مورد سنتز برنامه synplify هست که والا من هرچي گشتم يا پيدا نميشد يا دانلود يه چندتا سايت چيني هم بود ولي (يه حس منفي دارم به چين و هرچي که به چين ختم ميشه ) و تازه به ماند که رايگان نيست ولي اينطور که معلومه بهترين برنامه است براي سنتز

    باز هم ممنون
  10. #10
    2009/08/11
    682
    70

    پاسخ : Verilog يا VHDL , مساله اين است؟!!

    نقل قول نوشته اصلی توسط ژوپیتر
    همونطور که میدونید مدارات آسنکرون کلاک ندارند. پس چیزی به عنوان تاخییر براشون وجود نداره ( تنها تاخییر انتشار گیت یا همون Propagation Delay). حالا اگر بخوایم خروجی بلاکمون هر زمان که یکی از ورودی ها تغییر کرد، تغییر کنه باید از Sensitivity list استفاده کرد که سیگنالهای ورودی رو توی اون لیست میتونید پیدا کنید وقتی که از * استفاده کنید. برای Always بلاک ها هم میشه تاخییر ایجاد کرد، مثلا اگر یکی از متغییر ها با تاخییر وارد بلاک میشه و بقیه همزمان وارد میشن، برای اینکه خروجی بلاک دچار مشکل نشه، اون تاخییر رو به بقیه سیگنالها اضافه میکنید که همه همزمان وارد شن (این به معنی این نیست که ورودی ها همزمان داده نمیشه بلکه برعکس، ورودی ها همزمان داده میشه ولی یکی از متغییر ها بعد از طی یک مسیر دیگه وارد بلاک میشه که باعث میشه دیرتر برسه). البته بازم کمی routing روش تاثیر میذاره که نمیشه کاریش کرد.
    همچین چیزی در عمل قابل سنتز هست؟ یا لااقل واسه FPGA که فکر میکنم عملی نیست.
    ضمنا من هنوز اینو نفهمیدم :
    مثلا لیستی وجود نداره که توی اون بشه تعریف کرد این مدار1 اول سنتز و فیت بشه بعد مدار2

    در مورد systemC :
    systemC یه سری کتاب خونه که میگرید کامپایل می کنید و به زیون C اضافه میشه تا مثلا بشه توصیف سخت افزاری و به قول خودشون در سطح سیستمی طراحی انجام داد.
    فوق العاده زبون مزخرف. کافیه یه خط اشتباه بنویسی 50 خط ارور میده معلوم نیست از کجا... چون در واقع اومدن از زبون C استفاده کردن و یه سری ساختار جدید تعریف کردن بعد میدی به کامپایلر C کامپایل کنه معلومه چی میشه دیگه... :angry:
    دید سخت افزاریش خیلی ضعیف و عجیبه. هیچیش قابل سنتز نیست.
    به نظر من اومدن این زبون رو طراحی کردن واسه نرم افزاری ها که دیدی از سخت افزار ندارن و زبان های توصیف سخت افزاری واسشون قابل درک نیست.
    ابزارهای مناسبی هم واسش وجود نداره. کلا واسه شبیه سازی در سطح بالاست.
    اگه می خوای طراحی در سطح سیستمی هم انجام بدی، آخرین استاندارد verilog یعنی SystemVerilog از طراحی سطح بالا پشتیبانی می کنه.
    PLI رو هم باید به مزیت های verilog اضافه کرد. با PLI میشه از امکانات و library های زبون های دیگه مثل C استفاده کرد.
    https://www.linkedin.com/in/mohammadhosseini69

    http://zakhar.blog.ir
صفحه 1 از 2 12 آخرین
نمایش نتایج: از 1 به 10 از 12

موضوعات مشابه

  1. کمک برای تبدیل verilog به vhdl
    توسط farnaz.m در انجمن PLD , SPLD , GAL , CPLD , FPGA
    پاسخ: 3
    آخرين نوشته: 2016/06/03, 05:10
  2. Verilog VS VHDL ?
    توسط mehran901 در انجمن PLD , SPLD , GAL , CPLD , FPGA
    پاسخ: 1
    آخرين نوشته: 2016/02/16, 19:19
  3. تبدیل verilog به vhdl
    توسط farnaz.m در انجمن PLD , SPLD , GAL , CPLD , FPGA
    پاسخ: 0
    آخرين نوشته: 2014/06/30, 11:05
  4. Vhdl or verilog
    توسط yaseri در انجمن PLD , SPLD , GAL , CPLD , FPGA
    پاسخ: 6
    آخرين نوشته: 2012/09/15, 17:05
  5. VHDL یا Verilog ?
    توسط مرتضی امانی در انجمن PLD , SPLD , GAL , CPLD , FPGA
    پاسخ: 8
    آخرين نوشته: 2008/04/11, 08:58

کلمات کلیدی این موضوع

علاقه مندي ها (Bookmarks)

علاقه مندي ها (Bookmarks)

مجوز های ارسال و ویرایش

  • شما نمیتوانید موضوع جدیدی ارسال کنید
  • شما امکان ارسال پاسخ را ندارید
  • شما نمیتوانید فایل پیوست کنید.
  • شما نمیتوانید پست های خود را ویرایش کنید
  •