اطلاعیه

Collapse
No announcement yet.

مشکل در استخراج خازن های پارازیتیک(L-Edit)

Collapse
X
 
  • فیلتر
  • زمان
  • Show
Clear All
new posts

    مشکل در استخراج خازن های پارازیتیک(L-Edit)

    با سلام

    من مطابق با آموزش زیر لیوت رو طراحی کردم، البته با ورژن 13 ledit، اما بعد از اکسترکت کردن به جای خازن های پارازیتیک اینو میده:
    http://een.iust.ac.ir/profs/Abrishamifar/Analog%20Integrated%20Circuit%20Design/L-EDIT/L-Edit%20Tutorial%20(IUST).pdf

    * Warning: Layers with Unassigned AREA Capacitance.
    * <NMOS Capacitor>
    * <PMOS Capacitor>
    * <PCAP Capacitor>
    * Warning: Layers with Unassigned FRINGE Capacitance.
    * <NMOS Capacitor>
    * <PMOS Capacitor>
    * <PCAP Capacitor>
    * <Pad Comment>

    بنظرتون مشکله کار بنده کجاست ؟

    ممنون از توجهتون

    #2
    پاسخ : مشکل در استخراج خازن های پارازیتیک(L-Edit)

    دوستان مشکل حل شد.
    اشکال کار تو تعیین حد کمترین مقدار خازن پارازیتیک بود، که روی 0.5 فمتو بود، این خازنای ما از 0.5 کمتر میشد، گزاشتم روی 0.1 فمتو حل شد و خازنا به صورت زیر بدست امدن:
    [ltr]
    * END OF NODE-ELEMENT CROSS REFERENCE
    Cpar1 1 0 C=4.30188E-016
    * Warning: Node 2 has zero nodal parasitic capacitance.
    Cpar2 3 0 C=2.59125E-016
    Cpar3 4 0 C=4.24188E-016

    دیدگاه

    لطفا صبر کنید...
    X