با سلام
من مطابق با آموزش زیر لیوت رو طراحی کردم، البته با ورژن 13 ledit، اما بعد از اکسترکت کردن به جای خازن های پارازیتیک اینو میده:
http://een.iust.ac.ir/profs/Abrishamifar/Analog%20Integrated%20Circuit%20Design/L-EDIT/L-Edit%20Tutorial%20(IUST).pdf
* Warning: Layers with Unassigned AREA Capacitance.
* <NMOS Capacitor>
* <PMOS Capacitor>
* <PCAP Capacitor>
* Warning: Layers with Unassigned FRINGE Capacitance.
* <NMOS Capacitor>
* <PMOS Capacitor>
* <PCAP Capacitor>
* <Pad Comment>
بنظرتون مشکله کار بنده کجاست ؟
ممنون از توجهتون
من مطابق با آموزش زیر لیوت رو طراحی کردم، البته با ورژن 13 ledit، اما بعد از اکسترکت کردن به جای خازن های پارازیتیک اینو میده:
http://een.iust.ac.ir/profs/Abrishamifar/Analog%20Integrated%20Circuit%20Design/L-EDIT/L-Edit%20Tutorial%20(IUST).pdf
* Warning: Layers with Unassigned AREA Capacitance.
* <NMOS Capacitor>
* <PMOS Capacitor>
* <PCAP Capacitor>
* Warning: Layers with Unassigned FRINGE Capacitance.
* <NMOS Capacitor>
* <PMOS Capacitor>
* <PCAP Capacitor>
* <Pad Comment>
بنظرتون مشکله کار بنده کجاست ؟
ممنون از توجهتون
دیدگاه