با سلام، من سه تا ADC دارم که BUSY آنها (سیگنال آماده شدن دیتای ADC) به پایه های FPGA وصل شده و فرمان شروع تبدیل داده این ADC ها رو همزمان از یک میکرو میدم. حالا دنبال مداری می گردم توی FPGA که بتونه هر موقع داده آماده شد با آدرسی که میکرو میده بره و تشخیص بده کدام ADC اول دادش رو آماده کرده برداره و بعد بره سراغ بعدی.
لطفا از دوستان اگه شماتیک یا کد VHDL دارند بزارند ممنون میشم