ورود به حساب ثبت نام جدید فراموشی کلمه عبور
برای ورود به حساب کاربری خود، نام کاربری و کلمه عبورتان را در زیر وارد کرده و روی «ورود به سایت» کلیک کنید.





اگر فرم ورود برای شما نمایش داده نمیشود، اینجا را کلیک کنید.









اگر فرم ثبت نام برای شما نمایش داده نمی‌شود، اینجا را کلیک کنید.









اگر فرم بازیابی کلمه عبور برای شما نمایش داده نمی‌شود، اینجا را کلیک کنید.






جهت تبلیغ در وب سایت ECA کلیک کنید.

کاربران برچسب زده شده

نمایش نتایج: از 1 به 4 از 4
  1. #1
    2008/02/17
    8
    0

    تفاوت systemc وverilog system?

    از دوستان کسی میتونه تفاوت کاربردی این دو را توضیح بده؟و کتاب یا مرجعی برای هر کدوم معرفی کنه؟ممنون
  2. #2
    2011/02/03
    172
    9

    پاسخ : تفاوت systemc وverilog system?

    نقل قول نوشته اصلی توسط omid32
    از دوستان کسي ميتونه تفاوت کاربردي اين دو را توضيح بده؟و کتاب يا مرجعي براي هر کدوم معرفي کنه؟ممنون
    سلام مهندس

    توي همين بخش چند بار در اين باره توضيح داده شده. در کل:
    زبان SystemVerilog قالبا براي Functional Verification استفاده ميشه. اين زبان قابل سنتز هست ولي بخش قابل توجهش قابل سنتز نيست. اين زبان ،همونطور که از اسمش پيداست، کاملا از زبان Verilog پشتيباني ميکنه. از خصوصيات قابل توجهي که اين زبون دار:
    1- پشتيباني از برنامه نويسي شي گرا مثل class ها، وراثت و....
    2- امکان طراحي در سطوح بالا مثل امکان تعريف interface
    3- امکانات ويژه براي پشتيباني از Functional Verification مثل Functional Coverage، Code Coverage و...
    4- پشتيباني از Threads and Interprocess Communication ها مثل Semaphore ها، Threadها، Mailbox ها و....

    يک کتاب خوب براي ياد گيري SystemVerilog :
    https://www.dropbox.com/s/vi1ne7bqg5qz73h/Systemverilog%20verification.pdf

    براي کار با خود زبان ميتوني از نرمافزار Questasim استفاده کني که دقيقا شبيه Modeslsim هست و تمام امکانات اون رو داره ولي امکانات بيشتري هم داره مثلا براي همون Functional Coverage امکاناتي تعبيه شده.

    زبان SystemC اصولا براي Modeling هست و خيلي High Level طراحي شده. براي کار با اين زبان بايد C++ رو بلد باشين. اين زبان قابل سنتز هست ولي synthesizer هاش معمولا خيلي گرون هستند. براي کار با اين زبان ميتونين از همون Modelsim و يا Questasim استفاده کنيد. اين زبان از يک Kernel و تعداد خيلي زيادي کتابخونه تشکيل شده به غير از مورد سوم موارد بالا از بقيه موارد بسيار بهتر پشتيباني ميکنه. اين زبان خيلي خيلي انعطاف پذير هست و به راحتي ميتونين مثلا اون مورد سوم رو هم خودتون ايجاد کنيد. براي يادگيري از کتاب زير استفاده کنيد:
    https://www.dropbox.com/s/oj185juu3vaxbzl/SystemC_v201_LRM.pdf



  3. #3
    2008/02/17
    8
    0

    پاسخ : تفاوت systemc وverilog system?

    ممنون.
    کتاب system veriloge انتشارات springer هست؟
    چون فایل توی drop boxنبود.
    پی دی افشو پیداکردم.
    :nice:
  4. #4
    2011/02/03
    172
    9

    پاسخ : تفاوت systemc وverilog system?

    نقل قول نوشته اصلی توسط omid32
    ممنون.
    کتاب system veriloge انتشارات springer هست؟
    چون فايل توي drop boxنبود.
    پي دي افشو پيداکردم.
    :nice:
    سلام

    آره مال انتشارت Springer هست. لينک DropBox رو 2رست کردم. اين جديدآ*ترين ورژن هست.
نمایش نتایج: از 1 به 4 از 4

موضوعات مشابه

  1. زبان systemC
    توسط arashbadami در انجمن PLD , SPLD , GAL , CPLD , FPGA
    پاسخ: 14
    آخرين نوشته: 2014/11/08, 11:56
  2. مشکل systemc در modelsim
    توسط Queen.993 در انجمن PLD , SPLD , GAL , CPLD , FPGA
    پاسخ: 5
    آخرين نوشته: 2013/12/03, 21:18
  3. SystemC
    توسط babitech در انجمن PLD , SPLD , GAL , CPLD , FPGA
    پاسخ: 2
    آخرين نوشته: 2013/04/05, 07:14
  4. car tracking system gsm-gps
    توسط ms.sadeghian در انجمن ماژول های GPS - GSM - GPRS
    پاسخ: 9
    آخرين نوشته: 2013/03/13, 18:37
  5. AMR System
    توسط hossein borhani در انجمن سیستمهای مخابراتی
    پاسخ: 8
    آخرين نوشته: 2007/02/17, 15:11

کلمات کلیدی این موضوع

علاقه مندي ها (Bookmarks)

علاقه مندي ها (Bookmarks)

مجوز های ارسال و ویرایش

  • شما نمیتوانید موضوع جدیدی ارسال کنید
  • شما امکان ارسال پاسخ را ندارید
  • شما نمیتوانید فایل پیوست کنید.
  • شما نمیتوانید پست های خود را ویرایش کنید
  •