ورود به حساب ثبت نام جدید فراموشی کلمه عبور
برای ورود به حساب کاربری خود، نام کاربری و کلمه عبورتان را در زیر وارد کرده و روی «ورود به سایت» کلیک کنید.





اگر فرم ورود برای شما نمایش داده نمیشود، اینجا را کلیک کنید.









اگر فرم ثبت نام برای شما نمایش داده نمی‌شود، اینجا را کلیک کنید.









اگر فرم بازیابی کلمه عبور برای شما نمایش داده نمی‌شود، اینجا را کلیک کنید.






جهت تبلیغ در وب سایت ECA کلیک کنید.

کاربران برچسب زده شده

نمایش نتایج: از 1 به 7 از 7
  1. #1
    2009/10/10
    aran
    913
    85

    فول ادر به زبان vhdl

    باسلام
    استادمون گفته
    یک چیپ بسازیدکه دو عدد سه بیتی دریافت نماید به همراه یک کری ورودی و یک عدد خروجی سه بیتی و یک خروجی سی اوت تولید کند
    خیلی کارم گیره لطفا سریع کمک کنید
    در برنامه مولتی سیم
    نورپردازان باران نور شهرستان آران وبیدگل
    barannoor69@yahoo.com
  2. #2
    2011/12/22
    کرمان
    2,954
    122

    پاسخ : فول ادر به زبان vhdl

    مجتبي جان من VHDL نویس نیستم ولی این اصلا کاری نداره که
    شما مدارشو در بیار به صورت گیت و ...
    که همه جا مدارش هست بعد اصلا نیاز به کد نویسی نداری توی ISE به صورت شماتیکی مثل پروتئوس میای این گیت ها رو به هم وصل میکنی و ورودی خروجی رو وصل میکنی و سنتز بعد هم میریزی روی FPGA درست میشه
    اما اگر کدشو میخواد ازتون که بازم زیاد سخت نیست یه PDF آموزشی از VHDL بخونی دستت میاد
    اما اگر بازم میخوای یکی انجام بده تو فقط نشون بدی بگو ببینم یکی از دوستام این کارو میکنه یا نه

    مهمان عزیز شما حق دیدن لینک ها را ندارید

    عضویت


    مهمان عزیز شما حق دیدن لینک ها را ندارید

    عضویت


    کنترلر CNC شش محوره براي پرينتر 3D و Pick n Place
    شبيه ساز تک تيرانداز و سيبل ديجيتال با پردازش تصوير
    فروش اسيلوسکوپ GWinstek GOS-630FC
  3. #3
    2007/10/14
    تهران
    1,335
    38

    پاسخ : فول ادر به زبان vhdl

    سلام. برنامه ساده ای هست:
    کد PHP:
    library IEEE;
    use 
    IEEE.STD_LOGIC_1164.ALL;
    use 
    IEEE.std_logic_unsigned.all;

    entity FA3 is
      Port 
    inp1 in STD_LOGIC_VECTOR (2 downto 0);
                 
    inp2 in STD_LOGIC_VECTOR (2 downto 0);
          
    cin in STD_LOGIC;
          
    outp out STD_LOGIC_VECTOR (2 downto 0);
          
    cout out STD_LOGIC);
    end FA3;

    architecture rtl of FA3 is
        signal sum 
    STD_LOGIC_VECTOR(3 downto 0);
    begin
        sum 
    <= ('0' & inp1) + ('0' & inp2) + ("000" & cin);
        
    outp <= sum(2 downto 0);
        
    cout <= sum(3);
    end rtl
    لطفاً برای انجام پروژه های دانشجویی پیام خصوصی نفرستید.
    لطفاً سؤالاتی که در انجمن قابل طرح شدن هستند پیام خصوصی نکنید.
    با تمام وجود گناه کرديم اما نه نعمتش را از ما گرفت نه گناهان ما را فاش کرد اطاعتش کنيم چه مي کند؟"دکتر شريعتي"
    اگر جايي که ايستاده ايد را نمي پسنديد، عوضش کنيد شما درخت نيستيد!! "پاسكال"
    يا به اندازه ي آرزوهايت تلاش کن يا به اندازه تلاشت آرزو کن. "شکسپير"
  4. #4
    2009/10/10
    aran
    913
    85

    پاسخ : فول ادر به زبان vhdl

    نقل قول نوشته اصلی توسط بسطام بیرامی
    مجتبي جان من VHDL نویس نیستم ولی این اصلا کاری نداره که
    شما مدارشو در بیار به صورت گیت و ...
    که همه جا مدارش هست بعد اصلا نیاز به کد نویسی نداری توی ISE به صورت شماتیکی مثل پروتئوس میای این گیت ها رو به هم وصل میکنی و ورودی خروجی رو وصل میکنی و سنتز بعد هم میریزی روی FPGA درست میشه
    اما اگر کدشو میخواد ازتون که بازم زیاد سخت نیست یه PDF آموزشی از VHDL بخونی دستت میاد
    اما اگر بازم میخوای یکی انجام بده تو فقط نشون بدی بگو ببینم یکی از دوستام این کارو میکنه یا نه
    عزیز از جوابت ممنون
    در واقع اصلا من این رشته رو نخوندم
    برای یکی از دوستام میخام
    گفته سر کلاس نرفتم و ... فقط سوالش رو بهم داده و گفته با برنامه مولتی سیم طراحی کنید
    اقای بیرامی ممنون میشم معمای حل شده دستم بدید که من مجبور نشم جزوشو از اول بخونم ببینم چی درس داده بهشون
    نورپردازان باران نور شهرستان آران وبیدگل
    barannoor69@yahoo.com
  5. #5
    2009/10/10
    aran
    913
    85

    پاسخ : فول ادر به زبان vhdl

    نقل قول نوشته اصلی توسط هـادی
    سلام. برنامه ساده ای هست:
    کد PHP:
    library IEEE;
    use 
    IEEE.STD_LOGIC_1164.ALL;
    use 
    IEEE.std_logic_unsigned.all;

    entity FA3 is
      Port 
    inp1 in STD_LOGIC_VECTOR (2 downto 0);
                 
    inp2 in STD_LOGIC_VECTOR (2 downto 0);
          
    cin in STD_LOGIC;
          
    outp out STD_LOGIC_VECTOR (2 downto 0);
          
    cout out STD_LOGIC);
    end FA3;

    architecture rtl of FA3 is
        signal sum 
    STD_LOGIC_VECTOR(3 downto 0);
    begin
        sum 
    <= ('0' & inp1) + ('0' & inp2) + ("000" & cin);
        
    outp <= sum(2 downto 0);
        
    cout <= sum(3);
    end rtl
    با تشکر از دوست عزیز
    من اصلا کار نکردم ایا این برنامه جواب همون سوال اول من هست؟؟؟
    ببخشید من به سایت رو به دوستم معرفی کردم ولی کارکردن با فروم رو آشنا نبود مجبور شدم سوالی بپرسم که ازش بی اطلاع هستم
    اگه امکان داره فایل ها رو با خروجی برنامه مولتی سیم بدید که بدم دست دوستم
    خیلیممنونم از همه بچه هیی که زحمت میکشند.
    عاشقتونم
    نورپردازان باران نور شهرستان آران وبیدگل
    barannoor69@yahoo.com
  6. #6
    2007/10/14
    تهران
    1,335
    38

    پاسخ : فول ادر به زبان vhdl

    نقل قول نوشته اصلی توسط مجتبي باغبانزاده
    با تشکر از دوست عزیز
    من اصلا کار نکردم ایا این برنامه جواب همون سوال اول من هست؟؟؟
    ببخشید من به سایت رو به دوستم معرفی کردم ولی کارکردن با فروم رو آشنا نبود مجبور شدم سوالی بپرسم که ازش بی اطلاع هستم
    اگه امکان داره فایل ها رو با خروجی برنامه مولتی سیم بدید که بدم دست دوستم
    خیلیممنونم از همه بچه هیی که زحمت میکشند.
    عاشقتونم
    خواهش می کنم. برنامه Full Adder سه بیتی با Carry ورودی و خروجیه. ModelSim فعلاً ندارم. فکر می کنم بردنش داخل مدلسیم کاری نداشته باشه.
    لطفاً برای انجام پروژه های دانشجویی پیام خصوصی نفرستید.
    لطفاً سؤالاتی که در انجمن قابل طرح شدن هستند پیام خصوصی نکنید.
    با تمام وجود گناه کرديم اما نه نعمتش را از ما گرفت نه گناهان ما را فاش کرد اطاعتش کنيم چه مي کند؟"دکتر شريعتي"
    اگر جايي که ايستاده ايد را نمي پسنديد، عوضش کنيد شما درخت نيستيد!! "پاسكال"
    يا به اندازه ي آرزوهايت تلاش کن يا به اندازه تلاشت آرزو کن. "شکسپير"
  7. #7
    2010/02/26
    12
    0

    پاسخ : فول ادر به زبان vhdl

    سلام منم يه برنامه جمع و تفريق کننده با فول ادر مي خوام با vhdl ميشه کمک کنيد؟؟
نمایش نتایج: از 1 به 7 از 7

موضوعات مشابه

  1. تمرین sequnce به زبان vhdl
    توسط sarbazmeshgi در انجمن PLD , SPLD , GAL , CPLD , FPGA
    پاسخ: 4
    آخرين نوشته: 2015/11/22, 16:31
  2. برنامه نویسی به زبان VHDL
    توسط RoboRazi در انجمن PLD , SPLD , GAL , CPLD , FPGA
    پاسخ: 16
    آخرين نوشته: 2014/06/28, 20:48
  3. یادگیری زبان VHDL
    توسط mohsen_k.nazar در انجمن PLD , SPLD , GAL , CPLD , FPGA
    پاسخ: 15
    آخرين نوشته: 2014/03/14, 21:44
  4. آموزش زبان VHDL
    توسط dspcore1 در انجمن PLD , SPLD , GAL , CPLD , FPGA
    پاسخ: 0
    آخرين نوشته: 2012/05/05, 12:52
  5. برنامه ALU به زبان VHDL
    توسط dspcore1 در انجمن PLD , SPLD , GAL , CPLD , FPGA
    پاسخ: 0
    آخرين نوشته: 2012/05/05, 12:45

کلمات کلیدی این موضوع

علاقه مندي ها (Bookmarks)

علاقه مندي ها (Bookmarks)

مجوز های ارسال و ویرایش

  • شما نمیتوانید موضوع جدیدی ارسال کنید
  • شما امکان ارسال پاسخ را ندارید
  • شما نمیتوانید فایل پیوست کنید.
  • شما نمیتوانید پست های خود را ویرایش کنید
  •