طراحی طبقه خروجی با این مشخصات...

[babak_9051]

سلام - همگی خسته نباشید.

یه سوال داشتم خدمتتون...

پروژه من اینکه طبقه خروجی یک مدار رو که ورودی اطلاعات بصورت پالس بصورت 0 تا 5 ولت به مدار اعمال میشه و خروجی باید معکوس (NOT) همون اطلاعات رو بصورت پالس (0 تا 12 ولت )به مدار دیگه ای بفرستم. خوب برای اینکار میشه از یک ترانزیستور در آرایش امیتر مشترک استفاده کرد که بایاسی مثل این داره و مشکلی از این بابت ندارم.(VI همون 12 ولت هستش - V1 ورودی پالسی با دامنه 0 تا 5 و V2 هم خروجی که معکوس ورودی و 0 الی 12 ولت است)



اما مشکل من:
عیب این مدار این است که نسبت به مقاومت طبقه بعدی حساس است و من باید این مشکل رو احتمالا با تغییر آرایش این طبقه به نحوی که مقاومت خروجی مستقل از طبقه بعدی باشه طراحی کنم.

نظر شما دوستان:
...

بسیار ممنون

[mohsen_Sir]

پاسخ : طراحی طبقه خروجی با این مشخصات...

خوب بافر کنی مشکل حل میشه.مقاومت بار رو بزار سر امیتر یه ترانزیستور اگه خیلی می خوای بهتر شه بزار سر دارلینگتون(کالکتور مشترک)

[babak_9051]

پاسخ : طراحی طبقه خروجی با این مشخصات...

بسیار ممنون بابت پاسخی که فرمودید.

من متوجه منظورتون اصلاً نشدم ... اگه براتون امکان داره شماتیک قرار بدید.

بازم ممنون

[mohsen_Sir]

پاسخ : طراحی طبقه خروجی با این مشخصات...


منبع جریان رو در نظر نگیر.

[aliila]

پاسخ : طراحی طبقه خروجی با این مشخصات...

به این آرایش میگن پول پ .شما به آرایش open drain نیاز دارید

[babak_9051]

پاسخ : طراحی طبقه خروجی با این مشخصات...

منبع جریان رو در نظر نگیر.

سلام .ممنون از پاسخ

عرض کردم خروجی not ورودی باشه با دامنه 0 الی 12 ولت.

باز هم متوجه منظورتون از این شماتیک نشدم.

ممنون

[babak_9051]

پاسخ : طراحی طبقه خروجی با این مشخصات...

به این آرایش میگن پول پ .شما به آرایش open drain نیاز دارید

سلام.ممنون از پاسختون

میشه بیشتر توضیح بدید مهندس.

[aliila]

پاسخ : طراحی طبقه خروجی با این مشخصات...

[mohsen_Sir]

پاسخ : طراحی طبقه خروجی با این مشخصات...

سلام .ممنون از پاسخ

عرض کردم خروجی not ورودی باشه با دامنه 0 الی 12 ولت.

باز هم متوجه منظورتون از این شماتیک نشدم.

ممنون

این فقط مدار بافره برای not کردن می تونید از یه طبقه دیگه امیتر مشترک استفاده کنید.مداری هم که دوستمون گذاشتن یه باافره که دیگه مقاومت خروجی تاثیری نمی زاره.بسته به نیازتون باید استفاده کنید.

[babak_9051]

پاسخ : طراحی طبقه خروجی با این مشخصات...

این فقط مدار بافره برای not کردن می تونید از یه طبقه دیگه امیتر مشترک استفاده کنید.مداری هم که دوستمون گذاشتن یه باافره که دیگه مقاومت خروجی تاثیری نمی زاره.بسته به نیازتون باید استفاده کنید.

سلام و ممنون

فکر کنم منظورتون رو متوجه شدم!


طرز کاری که من از این طرح توی ذهنم دارم اینکه وقتی سیگنال پالس ما صفر هستش(سطح Low) ترانزیستور Q1 خاموش و خروجی برابر با 12 ولت خواهد شد.
اگر سیگنال پالس ما پنج ولت هستش(سطح high) ترانزیستور Q1 اشباع و خروجی برابر با صفر ولت خواهد شد.
تا اینجا درست؟!

سوال: چرا این طرح وابسته به مقدار مقاومت مصرف کننده نیست؟!

درخواست:
اگه این شماتیک رو تایید میکنید لطفاً بهترین مقادیر مقاومت ها برای بهترین بایاسینگ رو تعیین بفرمایید.

بازم ممنون بابت وقتی که میزارید.

[mohsen_Sir]

پاسخ : طراحی طبقه خروجی با این مشخصات...

سلام
ببخشید اینقدر ناقص و در بو داغون توضیح میدم
راستش دیشب و پریشب اصلا نخوابیدم امروزم از صبح تا الان سر کار بودم واقعا مغزم کار نمیکنه ولی زورکی یه مدار کشیدم اینو شبیه سازی کنی با پروتئوس همه مشکلات حل میشه

ان شالله متوجه بشید.

[babak_9051]

پاسخ : طراحی طبقه خروجی با این مشخصات...

سلام و بازم ممنون.

این مدار رو شبیه سازی کردم و فکر کنم بدردم بخوره فقط یه سوال : چرا با این ترکیب (طبقه خروجی کلکتور مشترک ) خروجی مدار مستقل از مقاومت باره؟! تحلیل شما چیه؟
ممنون

[mohsen_Sir]

پاسخ : طراحی طبقه خروجی با این مشخصات...

مستقل نیست .وابستگیش به بار کمتره که اون هم مربوطه به بتای ترازیستور.
مقاومت بار توی این حالت بافر میشه.میتونید کاربردهای کلکتور مشترک رو مطالعه کنید مربوط به کتاب الکترونیک1.
مقاومت بار بتا برابر میشه و توی بیس ظاهر میشه.یعنی شما توی این آرایش از بیس که نگاه کنی مقاومت امیتر رو بتای*مقاومت می بینی.