ورود به حساب ثبت نام جدید فراموشی کلمه عبور
برای ورود به حساب کاربری خود، نام کاربری و کلمه عبورتان را در زیر وارد کرده و روی «ورود به سایت» کلیک کنید.





اگر فرم ورود برای شما نمایش داده نمیشود، اینجا را کلیک کنید.









اگر فرم ثبت نام برای شما نمایش داده نمی‌شود، اینجا را کلیک کنید.









اگر فرم بازیابی کلمه عبور برای شما نمایش داده نمی‌شود، اینجا را کلیک کنید.






جهت تبلیغ در وب سایت ECA کلیک کنید.

کاربران برچسب زده شده

نمایش نتایج: از 1 به 3 از 3
  1. #1
    2010/11/12
    39
    2

    بافر کردن data از ورودی در ram

    سلام
    من میخوام یک سری دیتای 8 بیتی رو در ram بورد spartan6 ذخیره کنم و هر موقع که خواستم اونارو فراخوانی کنم.
    دیتا به ازای هر کلاک مثلا (40مگاهرتز) وارد spartan میشه
    با تنظیمات core BRAM آشنایی ندارم .
    اگه میشه یه آموزش خوب بدید .
    ممنون
  2. #2
    2010/11/12
    39
    2

    پاسخ : بافر کردن data از ورودی در ram

    اگه چیزی از این رام سر در میارید لطفا بگید.
    خیلی گیرم
    ممنون.
  3. #3
    2010/04/09
    اسلامشهر
    1,494
    30

    پاسخ : بافر کردن data از ورودي در ram

    نيازي به core gen نيست. خود xst ميتونه از کد hdl رم و نوع اون رو اينفر کنه. مثلا کد زير ميشه يه رم يک پورتي و چون عمل خوندن سنکرون هست استنباط xst از اون bram هست ولي اگه آسنکرون بود نتيجه نوع توزيع شده ميشد.
    کد:
    -- Listing 11.1
    -- Single-port RAM with synchronous read
    -- Modified from XST 8.1i rams_07
    library ieee;
    use ieee.std_logic_1164.all;
    use ieee.numeric_std.all;
    entity xilinx_one_port_ram_sync is
      generic(
       ADDR_WIDTH: integer:=12;
       DATA_WIDTH: integer:=8
      );
      port(
       clk: in std_logic;
       we: in std_logic;
       addr: in std_logic_vector(ADDR_WIDTH-1 downto 0);
       din: in std_logic_vector(DATA_WIDTH-1 downto 0);
       dout: out std_logic_vector(DATA_WIDTH-1 downto 0)
      );
    end xilinx_one_port_ram_sync;
    
    architecture beh_arch of xilinx_one_port_ram_sync is
      type ram_type is array (2**ADDR_WIDTH-1 downto 0)
        of std_logic_vector (DATA_WIDTH-1 downto 0);
      signal ram: ram_type;
      signal addr_reg: std_logic_vector(ADDR_WIDTH-1 downto 0);
    begin
      process (clk)
      begin
       if (clk'event and clk = '1') then
         if (we='1') then
          ram(to_integer(unsigned(addr))) <= din;
          end if;
        addr_reg <= addr;
       end if;
      end process;
      dout <= ram(to_integer(unsigned(addr_reg)));
    end beh_arch;
نمایش نتایج: از 1 به 3 از 3

موضوعات مشابه

  1. بافر با 4 ورودی
    توسط spolid در انجمن رباتيك و مكاترونيك
    پاسخ: 3
    آخرين نوشته: 2015/10/03, 02:13
  2. کاربرد مجموعه های Training Data,Validation Data,Test Data در کد نویسی با متلب
    توسط cooolman_ahv در انجمن هوش مصنوعی و شبکه های عصبی
    پاسخ: 18
    آخرين نوشته: 2015/08/23, 10:52
  3. بافر جریان مناسب برای ولتاژ ورودی 3.3v
    توسط ALi fazel در انجمن مدارهای مجتمع خطی
    پاسخ: 3
    آخرين نوشته: 2012/04/19, 08:47
  4. بافر جریان مناسب برای ولتاژ ورودی 3.3v
    توسط ALi fazel در انجمن PLD , SPLD , GAL , CPLD , FPGA
    پاسخ: 0
    آخرين نوشته: 2012/04/08, 17:17
  5. ساخت درگاه ورودی خروجی با استفاده از لچ و بافر
    توسط بی رنگ در انجمن مدار هاي ديجيتال
    پاسخ: 0
    آخرين نوشته: 2011/04/06, 19:57

کلمات کلیدی این موضوع

علاقه مندي ها (Bookmarks)

علاقه مندي ها (Bookmarks)

مجوز های ارسال و ویرایش

  • شما نمیتوانید موضوع جدیدی ارسال کنید
  • شما امکان ارسال پاسخ را ندارید
  • شما نمیتوانید فایل پیوست کنید.
  • شما نمیتوانید پست های خود را ویرایش کنید
  •