اطلاعیه

Collapse
No announcement yet.

سنکرون کردن دو سیگنال

Collapse
X
 
  • فیلتر
  • زمان
  • Show
Clear All
new posts

    سنکرون کردن دو سیگنال

    سلام
    دو تا سیگنال داریم به نام a , b که:
    a با تاخیر نا معلومی به یک component میرسه.
    اما سیگنال b سریعا به component میرسه.
    میخوایم در کمترین تاخیر ممکن، b دیرتر برسه. با کوچکترین فاصله ممکن از a.
    دوباره تاکید کنم: تاخیر a نامعلومه. ضمنا این تاخیر در حد چند سورس کلاک نیست که با چند رجیستر بشه مرتفعش کرد. (سیگنال a چند بیتی است)
    راه حلی برای این کار سراغ دارید؟

    #2
    پاسخ : سنکرون کردن دو سیگنال

    به نظر من این دوتا رو بدید به رجیستر هایی که کلاکشون اولا یکی هست بعد پریود اش از این تاخیر سیگنال a بیشتر باشه.

    دیدگاه


      #3
      پاسخ : سنکرون کردن دو سیگنال

      مشکل همینه. این تاخیرو نمیدونم چقدر هست.
      از fpga editor ممکن هست بدست آورد این مقدارو؟
      مثلا من بدونم به محض تغییر در ورودی فلان سیگنال چه قدر طول میکشه مقدار بگیره؟
      (من مشکلو با همزمان ارسال کردن هر دو سیگنال از یک مسیر برطرف کردم :wow

      دیدگاه


        #4
        پاسخ : سنکرون کردن دو سیگنال

        با fpga editor میشه. مثلا میتونید دو تا نت رو انتخاب کنید و بعد سمت راست اون دکمه delay رو بزنید بعد تاخیر بین دو نت رو میده اما خوب چون این دو نت ممکنه به وسیله مسیر های مختلف بهم برسن اون وقت میاد تاخیر تمام این مسیرها رو در میاره و خودتون باید ماکزیمم اش رو پیدا کنید. حالا از کجا معلوم ماکزیمم تاخیر ماله این مسیر که شما انتخاب کردید باشه. من خودم تجربه ای در این زمینه ندارم اما درکل به نظرم روش خوبی برای پیدا کردن ماکزیمم دیلی نیست. و به نظرم اصلا این نگاه درسته به مسئله نیست حداقل برای طرح های سنکرون که راه ساده تری وجود داره. اگه طرحتون سنکرون هست که هست، این مسیرها حتما بین دو تا رجیستر قرار دارن که با یه کلاک با فرکانس و فاز یکسان و یا حداقل مرتبط کار میکنند. میتونید از constraint period برای بدست آوردن حداکثر کلاکی که ابزار PAR میتونه بهش برسه استفاده کنید.

        دیدگاه

        لطفا صبر کنید...
        X