اطلاعیه

Collapse
No announcement yet.

شبیه سازی کد VHDL در متلب

Collapse
X
 
  • فیلتر
  • زمان
  • Show
Clear All
new posts

    شبیه سازی کد VHDL در متلب

    سلام به همه
    یه برنامه توی ISE نوشتم و توی تست بنچ کامل جواب می ده و هیج مشکلی نداره. اما وقتی برنامه رو توی متلب و توسط سیمولینک متلب می خوام شبیه سازی کنم، اعداد منفی رو نمی تونه نشون بده. یعنی اگه به fpga یه ورودی سینوسی بدم ، خروجی فقط مقادیر مثبت رو نشون می ده در حالی که باید مثبت و منفی رو نشون بده. مشکل از چیه؟ لازمه کتابخونه ای چی زی نصب کنم.

    ممنون
لطفا صبر کنید...
X