اطلاعیه

Collapse
No announcement yet.

سوال عمومی راجب به ISE

Collapse
X
 
  • فیلتر
  • زمان
  • Show
Clear All
new posts

    سوال عمومی راجب به ISE

    سلام به همگی
    بچه ها یه سوال داشتم اگه لطف کنید و راهنماییم کنید خیلی ممنون میشم

    من باید یه SDRAM رو راه اندازی کنم و از یه نفر یه پروژه گرفتم و میدونم که پروژه سالم هست و به درستی کار میکنه
    حالا کار من اینه که باید این پروژه رو مهندسی معکوس کنم و بفهمم که این رم رو چطور با این برنامه راه اندازی کرده
    تو ایم پروژه فقط از رم خونده میشه و من باید عمل نوشتن رو هم بهش اضافه کنم

    من در FPGA تازه کار هستم و خوب بهش تسلط ندارم
    این پروژه رو پیوست کردم.

    وقتی پروژه رو اجرا میکنم با چند تا فایل روبرو میشم مطابق شکل زیر:



    من قبلا چند تا پروژه ساده با FPGA انجام دادم.
    تمام پروژه هایی که انجام میدادم کلا شامل دو تا فایل میشدن.

    1.فایل اصلی که برنامه رو به زبان VHDL مینوشتم و با فرمت .VHD ذخیره میشد.
    2.فایل .UCF که برای پیکربندی پایه های FPGA بود.

    اما این برنامه ای که من دارم بجر این دو تا فایل چند تا فایل دیگه هم داره و من نمیدونم که اینا چین
    و هدفم هم از ایجاد این پست این بود که شما لطف کنید و برای من توضیح بدین
    یا اگه واسه خودش داستان داره یه خط و نشونی بهم بدین تا من پیگیرش بشم و تو اینترنت جستجو کنم.

    الان این وسط 4 تا فایل وجود داره که به پروژه اضافه کرده و من میخوام بدونم به این کار چی میگن و از کجا باید بدونم مال کدوم قسمت برنامه هست.
    ( البته داخل پرانتز این رو بگم که وظیفه مهندسی معکوس این برنامه به عهده منه و من هدفم این نیست که شما با کدهای برنامه درگیر بشید من سوال اینه که به این عمل که چند تا فایل اضافه میکنن چی میگن و چطوری باسید مهندسی معکوس بشه)
    منظورم این فایل ها هست:



    فایل های مورد نظر من با علامت ؟ نشانه گذاری شده
    فایل رو هم اینجا پلود کردم شاید بدرد خورد

    http://s5.picofile.com/file/81513860...t_178.zip.html

    معذرت میخوام که خیلی نوشتم.
    تو انجام این پروژه گیر کردم و واقعا مستاصل شدم برای همین ناچار شدم بیام تو فروم پست بزارم تا از راهنمایی های شما دوستان استفاده کنم.

    #2
    پاسخ : سوال عمومی راجب به ISE

    در طراحی fpga یک فایل مرکزی وجود داره که بهش می گن top level که شماتیک یا وری لاگ و یا vhdl باشه. در این فایل ماژول های مختلف تشکیل دهنده طرح در کنار هم قرار گرفته و اتصالات بین انها مشخص می گیردد.
    فایل های زیری انها هم در اصل فایل های توصیف از بلوک های استفاده شده در top level و یا طرح های دیگری می باشد.
    این ها اطلاعاتی بود که در این مورد داشتم و امید وارم مفید باشه.

    دیدگاه


      #3
      پاسخ : سوال عمومی راجب به ISE

      علاوه بر پاسخ ارائه شده در پست قبل من این نکته را اضافه کنم که فایل اول مربوط به طراحی clock هست

      دیدگاه


        #4
        پاسخ : سوال عمومی راجب به ISE

        با تشکر از دوستان

        مشکلم برطرف شد

        ابهاماتی که داشتم حل شد و موفق شدم حافظه SDRAM رو راه اندازی کنم

        خیلی ممنون

        دیدگاه

        لطفا صبر کنید...
        X