ورود به حساب ثبت نام جدید فراموشی کلمه عبور
برای ورود به حساب کاربری خود، نام کاربری و کلمه عبورتان را در زیر وارد کرده و روی «ورود به سایت» کلیک کنید.





اگر فرم ورود برای شما نمایش داده نمیشود، اینجا را کلیک کنید.









اگر فرم ثبت نام برای شما نمایش داده نمی‌شود، اینجا را کلیک کنید.









اگر فرم بازیابی کلمه عبور برای شما نمایش داده نمی‌شود، اینجا را کلیک کنید.





کاربران برچسب زده شده

نمایش نتایج: از 1 به 2 از 2
  1. #1
    2014/12/12
    2
    0

    کمک در یک پروژه به زبان verilog HDL

    سلام
    در زبان وریلاگ اچ دی ال سی میتونه منو تو پروژه زیر کمک کنه؟لطفا...
    ساخت یک RAM 400*8 در 100 ردیف اول 100 آرایه اول و در 100 ردیف دوم 100 آرایه دوم پر بشه.
    در 100 تای سوم بشه c[i]=a[i]+b[i]
    در 100 تای چهارم بشه D[i]=a[i]*b[i]
    خواهشا دوستان کمک کنید که زبان فوق العاده مزخرفیه
  2. #2
    2014/12/12
    2
    0

    پاسخ : کمک در یک پروژه به زبان verilog HDL

    عزیزان اگر فکر میکنید برای این کارمبلغی باید بگیرید هم بگید...من گیر افتادم
نمایش نتایج: از 1 به 2 از 2

موضوعات مشابه

  1. تقسیم کننده به زبان verilog
    توسط sakhreh8913 در انجمن PLD , SPLD , GAL , CPLD , FPGA
    پاسخ: 0
    آخرين نوشته: 2015/02/11, 05:59
  2. برنامه بوت چهار بیتی به زبان verilog
    توسط 4840008477 در انجمن PLD , SPLD , GAL , CPLD , FPGA
    پاسخ: 0
    آخرين نوشته: 2012/12/02, 15:40
  3. دانلود مقاله آموزشی زبان Verilog
    توسط Z A H R A .GH در انجمن PLD , SPLD , GAL , CPLD , FPGA
    پاسخ: 6
    آخرين نوشته: 2012/01/07, 12:05
  4. پروژه fpga به زبان verilog
    توسط minefield در انجمن PLD , SPLD , GAL , CPLD , FPGA
    پاسخ: 0
    آخرين نوشته: 2011/11/04, 18:38
  5. یک پروژه با Verilog
    توسط aragon19 در انجمن PLD , SPLD , GAL , CPLD , FPGA
    پاسخ: 4
    آخرين نوشته: 2009/01/04, 20:58

کلمات کلیدی این موضوع

علاقه مندي ها (Bookmarks)

علاقه مندي ها (Bookmarks)

مجوز های ارسال و ویرایش

  • شما نمیتوانید موضوع جدیدی ارسال کنید
  • شما امکان ارسال پاسخ را ندارید
  • شما نمیتوانید فایل پیوست کنید.
  • شما نمیتوانید پست های خود را ویرایش کنید
  •