یک آیسی 7483 که جمع گر 4 بیتی هست در این مدار استفاده شده این آیسی 4 بیت عدد باینری که در ورودی های A1 تا A4 هست با 4 بیت که در ورودی های B1 تا B4 این آیسی هست با هم دیگر جمع میکند و آنها را به صورت باینری در خروجی های S1 تا S4 نمایش میدهد کریر حاصل جمع در خروجی C4 قرار میگیرد
کریر چیست ؟ مثلا وقتی ما عدد 15 باینری (1111) را با عدد 2 جمع کنیم حاصل بیشتر از 4 بیت میشود پس بیت اضافی در پایه C4 قرار میگیرد .
برای اینکه قابلیت تفریق را به این مدار اضافه کنیم از یک گیت Xor استفاده میکنیم طبق نقشه زیر
قابلیت گیت Xor به گونه ای هست وقتی ورودی های آن با هم مساوی باشند خروجی صفر است .
یعنی اگر دو ورودی آن 0 باشد یا دو ورودی آن یک باشد.
برای اینکه این جمع و تفریق را نمایش بدهیم از سون سگمنت هایی که به طور پیش فرض در پروتیوس اعداد باینری را تبدیل به اعداد هگزا میکنند استفاده کردیم . (البته در عمل همچین سون سگمنتی وجود ندارد )
دیدگاه