حذف تاخیر گیت ها یا روشی دیگه؟؟؟؟Xilinx

[emadsmart]

سلام دوستان
من ی پروژه ای رو با Xilinx زدم و وقتی که با ISIM ازش خروجی گرفتم دیدم که اینجوریه:

https://www.dropbox.com/s/aj9p8xj1qars9hs/Capture.JPG?dl=0

همونجوری که میبینید لبه ی مثبت کلاک اومده ولی l_ir_inc_pc یک نشده و بعد از چند دهم نانو ثانیه تازه فهمیده و یک شده، همینم باعث شده خوده PC تو کلاک بعدیش 1 بشه که همین کار من رو خراب میکنه.من اگه بخوام این اتفاق نیوفته چیکار باید انجام بدم؟
ممنونم
حلمی

[rima3250]

پاسخ : حذف تاخیر گیت ها یا روشی دیگه؟؟؟؟Xilinx

برنامه را با شکل کامل تر بزارید

[eehadi]

پاسخ : حذف تاخیر گیت ها یا روشی دیگه؟؟؟؟Xilinx

تأخیر گیت ها رو نمیشه حذف کرد، وقتی یک پروسس تعریف می کنی که فرضاً با لبه بالارونده کلاک مقدار یک سیگنال رو اختصاص بده طبیعیه که به خاطر تأخیر گیت ها، یک فاصله زمانی کوتاه بین لبه بالارونده کلاک و اعمال خروجی در سیگنال وجود داره، شما با بهبود برنامه میتونی این تأخیر رو به حداقل برسونی ولی صفر نمیشه به همین خاطر باید روش کارت رو عوض کنی مثلاً به جای حذف تأخیر l_ir_inc_pc میتونی یک سیگنال کلاک جدید تعریف کنی مثلاً به اسم clk_o که تأخیر یافته clk هست طوری که با l_ir_inc_pc همزمان باشه و به جای استفاده از clk در خروجی از clk_o استفاده کنی.