ورود به حساب ثبت نام جدید فراموشی کلمه عبور
برای ورود به حساب کاربری خود، نام کاربری و کلمه عبورتان را در زیر وارد کرده و روی «ورود به سایت» کلیک کنید.





اگر فرم ورود برای شما نمایش داده نمیشود، اینجا را کلیک کنید.









اگر فرم ثبت نام برای شما نمایش داده نمی‌شود، اینجا را کلیک کنید.









اگر فرم بازیابی کلمه عبور برای شما نمایش داده نمی‌شود، اینجا را کلیک کنید.





کاربران برچسب زده شده

صفحه 1 از 3 123 آخرین
نمایش نتایج: از 1 به 10 از 29
  1. #1
    2008/01/03
    گیلان
    388
    4

    عدم سنتز کد VHDL زیر

    با سلام به دوستان
    کد زیر کد ساده یک جمع کننده تفریق گر 4 بیتی هست این کد از نظر نگارشی خطا نداره ولی نمیدونم چرا سنتز نمیشه
    کد:
    library IEEE;
    use IEEE.STD_LOGIC_1164.ALL;
    use ieee.std_logic_arith.all;
    use ieee.std_logic_unsigned.all;
    -- Uncomment the following library declaration if using
    -- arithmetic functions with Signed or Unsigned values
    --use IEEE.NUMERIC_STD.ALL;
    
    -- Uncomment the following library declaration if instantiating
    -- any Xilinx primitives in this code.
    --library UNISIM;
    --use UNISIM.VComponents.all;
    
    entity fa_sub4 is
      Port ( a : in STD_LOGIC_VECTOR (3 downto 0);
          b : in STD_LOGIC_VECTOR (3 downto 0);
          m : in STD_LOGIC;
          sx : out STD_LOGIC_VECTOR (3 downto 0);
          c_out : out STD_LOGIC);
    end fa_sub4;
    
    architecture str of fa_sub4 is
    
    component fa4b port(a : in STD_LOGIC_VECTOR (3 downto 0);
              b : in STD_LOGIC_VECTOR (3 downto 0);
              c_in : in STD_LOGIC;
              s : out STD_LOGIC_VECTOR (3 downto 0);
              c_out : out STD_LOGIC);
    end component;
    
    signal t : STD_LOGIC_VECTOR (3 downto 0);
    
    begin
     t(0)<=b(0) xor m;
     t(1)<=b(1) xor m;
     t(2)<=b(2) xor m;
     t(3)<=b(3) xor m;
     
     
     fa_su: fa4b port map (a=>a,b=>t,s=>sx,c_in=>m,c_out=>c_out); 
                               																							
    
    end str;
    مردود شدن بهتر از با تقلب قبول شدن است
  2. #2
    2013/05/05
    29
    0

    پاسخ : عدم سنتز کد VHDL زیر

    سلام
    اگر زیر برنامه مربوط به کامپوننت را نوشته باشید برنامه هیچ مشکلی نخواهد داشت و سنتز خواهد شد.
  3. #3
    2008/01/03
    گیلان
    388
    4

    پاسخ : عدم سنتز کد VHDL زیر

    زیر یرنامه رو تو یه فایل دیگه نوشتم
    اشکالی داره ؟
    مردود شدن بهتر از با تقلب قبول شدن است
  4. #4
    2008/01/03
    گیلان
    388
    4

    پاسخ : عدم سنتز کد VHDL زیر

    اینم خطایی که موقع سنتز میده:
    کد:
    ERROR:Xst:796 - "F:/vhdl/fa_sub/fa_sub4.vhd" line 57: VHDL source expression not yet supported: 'SignalDeclaration'.
    INTERNAL_ERROR:Xst:cmain.c:3464:1.56 - Process will terminate. For technical support on this issue, please open a WebCase with this project attached at http://www.xilinx.com/support.
    من بل ise کار میکنم
    مردود شدن بهتر از با تقلب قبول شدن است
  5. #5
    2013/05/05
    29
    0

    پاسخ : عدم سنتز کد VHDL زیر

    خط 57 کدتون چیه؟
  6. #6
    2008/01/03
    گیلان
    388
    4

    پاسخ : عدم سنتز کد VHDL زیر

    الان اومدم یه بار دیگه تایپ کردم از نو خواستم سنتز کنم این پیغام رو میده :
    کد:
    Instantiating black box module <fa4b>.
    اشاره به خط زیر میکنه
    کد:
    fa_su: fa4b port map (a=>a,b=>t,s=>s,c_in=>m,c_out=>c_out);
    من که پاک گیج شدم
    تازه این پیغام ها رو هم میده :
    کد:
    WARNING:Xst:2036 - Inserting OBUF on port <c_out> driven by black box <fa4b>. Possible simulation mismatch.
    WARNING:Xst:2036 - Inserting OBUF on port <s<3>> driven by black box <fa4b>. Possible simulation mismatch.
    WARNING:Xst:2036 - Inserting OBUF on port <s<2>> driven by black box <fa4b>. Possible simulation mismatch.
    WARNING:Xst:2036 - Inserting OBUF on port <s<1>> driven by black box <fa4b>. Possible simulation mismatch.
    WARNING:Xst:2036 - Inserting OBUF on port <s<0>> driven by black box <fa4b>. Possible simulation mismatch.
    مردود شدن بهتر از با تقلب قبول شدن است
  7. #7
    2013/05/05
    29
    0

    پاسخ : عدم سنتز کد VHDL زیر

    خطای black box مربوط به وقتی میشه که زیر برنامه کامپوننت شما وجود نداره. یعنی هیچ کدی برای ماژول fa4b شناسایی نشده.
    از آنجایی که گفتید زیربرنامه رو نوشتید این احتمال رو میدم که زیربرنامه رو درست به پروژه تون add نکرده باشید.
  8. #8
    2008/01/03
    گیلان
    388
    4

    پاسخ : عدم سنتز کد VHDL زیر

    نقل قول نوشته اصلی توسط elham2
    خطای black box مربوط به وقتی میشه که زیر برنامه کامپوننت شما وجود نداره. یعنی هیچ کدی برای ماژول fa4b شناسایی نشده.
    از آنجایی که گفتید زیربرنامه رو نوشتید این احتمال رو میدم که زیربرنامه رو درست به پروژه تون add نکرده باشید.
    والا دیگه کامپوننت و port map رو نوشتم
    دیگه جور دیگه ای بلد نیستم
    مردود شدن بهتر از با تقلب قبول شدن است
  9. #9
    2007/10/14
    تهران
    1,335
    38

    پاسخ : عدم سنتز کد VHDL زیر

    ماژول fa4b رو به عنوان Top Module انتخاب کن و دوباره سنتز کن ببین چه خطایی میده.
    لطفاً برای انجام پروژه های دانشجویی پیام خصوصی نفرستید.
    لطفاً سؤالاتی که در انجمن قابل طرح شدن هستند پیام خصوصی نکنید.
    با تمام وجود گناه کرديم اما نه نعمتش را از ما گرفت نه گناهان ما را فاش کرد اطاعتش کنيم چه مي کند؟"دکتر شريعتي"
    اگر جايي که ايستاده ايد را نمي پسنديد، عوضش کنيد شما درخت نيستيد!! "پاسكال"
    يا به اندازه ي آرزوهايت تلاش کن يا به اندازه تلاشت آرزو کن. "شکسپير"
  10. #10
    2008/01/03
    گیلان
    388
    4

    پاسخ : عدم سنتز کد VHDL زیر

    نقل قول نوشته اصلی توسط هـادی
    ماژول fa4b رو به عنوان Top Module انتخاب کن و دوباره سنتز کن ببین چه خطایی میده.
    والا من قبلا تنها کاری که می کردم این بود که فایل مثلا fa4b رو تو پوشه جدید کپی می کردم بعنوان یک کامپوننت
    الان میبینم که top module غیر فعاله
    شما روش دیگری برای ایجاد کامپوننت بلدید ؟
    من با ise14.4 کار می کنم
    مردود شدن بهتر از با تقلب قبول شدن است
صفحه 1 از 3 123 آخرین
نمایش نتایج: از 1 به 10 از 29

موضوعات مشابه

  1. سنتز فرکانس با dds
    توسط 8423067 در انجمن مدارهاي مخابراتي
    پاسخ: 2
    آخرين نوشته: 2015/05/03, 18:08
  2. نحوه سنتز تابع در VHDL
    توسط compeng در انجمن PLD , SPLD , GAL , CPLD , FPGA
    پاسخ: 0
    آخرين نوشته: 2012/09/12, 16:00
  3. سنتز کردن برنامه vhdl در متلب
    توسط t_heidari_elc در انجمن PLD , SPLD , GAL , CPLD , FPGA
    پاسخ: 0
    آخرين نوشته: 2012/07/30, 14:29
  4. سنتز با ISE
    توسط HAMED80IR در انجمن PLD , SPLD , GAL , CPLD , FPGA
    پاسخ: 7
    آخرين نوشته: 2010/01/20, 16:10
  5. Asic Vhdl Basic Ans Lab_Vhdl Examples_microprocessor (VHDL)desingn
    توسط امیرعلی بلورچیان در انجمن PLD , SPLD , GAL , CPLD , FPGA
    پاسخ: 0
    آخرين نوشته: 2007/01/03, 23:10

کلمات کلیدی این موضوع

علاقه مندي ها (Bookmarks)

علاقه مندي ها (Bookmarks)

مجوز های ارسال و ویرایش

  • شما نمیتوانید موضوع جدیدی ارسال کنید
  • شما امکان ارسال پاسخ را ندارید
  • شما نمیتوانید فایل پیوست کنید.
  • شما نمیتوانید پست های خود را ویرایش کنید
  •