سلام، پیشاپیش ممنون از دوستانی که دانستههاشون رو share کنن
نیاز به طراحی FIFO دارم در ۲ قسمت receiver و sender :read:
تا در نهایت مقایسه کنم و تعداد بیتهای خطا رو بدونم.
برای طراحی FIFO تصمیم گرفتم ازIP CORE استفاده کنم داخل کدی که random bit تولید میکنه .
طوری که خروجیش save بشه در FIFO.
قبل از شروع چند تا سوال پیش اومد برام، الان 3 تاشو میگم
اینکه
۱.FIFO ای که قراره بیتهای دریافتی رو SAVE کنه چطور پیاده سازی کنم؟
۲.چطور مطمئن باشم که بیتها یه متناظر در ۲ FIFO دقیق باهم مقایسه میشند؟
3.delay رو چطور محاسبه کنم؟ ( به کابل انتقال ربط داره فقط؟!)
(باید FIFO Depth رو محاسبه کنم؟ برای این باید write clk و read clk رو داشته باشم ..
که میخوام جفتش رو مساوی با کلاک اصلی تولید بیت (۱۰۰ محض ) قرار بدم.
ولی برای فرمول باید read delay رو بدونم)
نیاز به طراحی FIFO دارم در ۲ قسمت receiver و sender :read:
تا در نهایت مقایسه کنم و تعداد بیتهای خطا رو بدونم.
برای طراحی FIFO تصمیم گرفتم ازIP CORE استفاده کنم داخل کدی که random bit تولید میکنه .
طوری که خروجیش save بشه در FIFO.
قبل از شروع چند تا سوال پیش اومد برام، الان 3 تاشو میگم
اینکه
۱.FIFO ای که قراره بیتهای دریافتی رو SAVE کنه چطور پیاده سازی کنم؟
۲.چطور مطمئن باشم که بیتها یه متناظر در ۲ FIFO دقیق باهم مقایسه میشند؟
3.delay رو چطور محاسبه کنم؟ ( به کابل انتقال ربط داره فقط؟!)
(باید FIFO Depth رو محاسبه کنم؟ برای این باید write clk و read clk رو داشته باشم ..
که میخوام جفتش رو مساوی با کلاک اصلی تولید بیت (۱۰۰ محض ) قرار بدم.
ولی برای فرمول باید read delay رو بدونم)
دیدگاه