Verilog test bench

[amin5659]

با سلام خدمت دوستان.
من تازه میخوام شروع کنم و وریلاگ رو یاد بگیرم.
ولی الان موندم که چطور بلوکی رو که برنامشو نوشتم رو چجوری تست کنمش.مثل همون چیزی که در vhdl داشتیم.
دوستان اگر اطلاعی دارن لطفا کمک کنن که ضرروریه!
با تشکر از همه

[voyager2020]

پاسخ : Verilog test bench

اینجا هم تست ماژول داریم :biggrin: (بهش ماژول محرک هم میگن)
باید مازول تست بنویسید و به ورودی ها مقدار با زمان بدهید و خروجی بگیرید
باmonitor$ هم خروجی میگیرید
https://www.google.com/webhp?sourceid=chrome-instant&ion=1&espv=2&ie=UTF-8#q=verilog%20stimulus%20definition

[amin5659]

پاسخ : Verilog test bench

سلام ممنون از باسختون.
یه سوال دیگه
توی verilog ها آیا امکان توصیف سخت افزار به صورت ساختاری وجود داره؟
یعنی چند تا بلوک تعریف کنیم و به هم وصلشون کنیم؟
اگر وجود داره چجوری باس انجامش بدیم؟

[voyager2020]

پاسخ : Verilog test bench

بله هست با تعریف ماژول هر ساختار تعریف میشه و همه ی اونها در یک تاپ مازول تعریف میشه
هیچی مثل اب خوردن
ابتدا مازول هاتون رو تعریف میکنید (پورتها -ورودی-خروجی و ...)
و سپس یک ماژول مثل قبل تعریف میکنید و ورودی و خروجی ها رو بر اساس ماژول هاتون تعریف میکنید و سپس همه ی ماژول ها رو در تاپ ماژول صدا میکنید
در مثال اول در لینک زیر یک فلیپ فلاپ D رو تعریف کرده و سپس در تاپ ماژول دو تا از اونها رو صدا کرده
http://verilog.renerta.com/mobile/source/vrg00027.htm