ورود به حساب ثبت نام جدید فراموشی کلمه عبور
برای ورود به حساب کاربری خود، نام کاربری و کلمه عبورتان را در زیر وارد کرده و روی «ورود به سایت» کلیک کنید.





اگر فرم ورود برای شما نمایش داده نمیشود، اینجا را کلیک کنید.









اگر فرم ثبت نام برای شما نمایش داده نمی‌شود، اینجا را کلیک کنید.









اگر فرم بازیابی کلمه عبور برای شما نمایش داده نمی‌شود، اینجا را کلیک کنید.





کاربران برچسب زده شده

نمایش نتایج: از 1 به 4 از 4

موضوع: Verilog test bench

  1. #1
    2015/03/28
    163
    5

    Verilog test bench

    با سلام خدمت دوستان.
    من تازه میخوام شروع کنم و وریلاگ رو یاد بگیرم.
    ولی الان موندم که چطور بلوکی رو که برنامشو نوشتم رو چجوری تست کنمش.مثل همون چیزی که در vhdl داشتیم.
    دوستان اگر اطلاعی دارن لطفا کمک کنن که ضرروریه!
    با تشکر از همه
  2. #2
    2009/12/26
    1,730
    264

    پاسخ : Verilog test bench

    اینجا هم تست ماژول داریم :biggrin: (بهش ماژول محرک هم میگن)
    باید مازول تست بنویسید و به ورودی ها مقدار با زمان بدهید و خروجی بگیرید
    باmonitor$ هم خروجی میگیرید
    https://www.google.com/webhp?sourceid=chrome-instant&ion=1&espv=2&ie=UTF-8#q=verilog%20stimulus%20definition
  3. #3
    2015/03/28
    163
    5

    پاسخ : Verilog test bench

    سلام ممنون از باسختون.
    یه سوال دیگه
    توی verilog ها آیا امکان توصیف سخت افزار به صورت ساختاری وجود داره؟
    یعنی چند تا بلوک تعریف کنیم و به هم وصلشون کنیم؟
    اگر وجود داره چجوری باس انجامش بدیم؟
  4. #4
    2009/12/26
    1,730
    264

    پاسخ : Verilog test bench

    بله هست با تعریف ماژول هر ساختار تعریف میشه و همه ی اونها در یک تاپ مازول تعریف میشه
    هیچی مثل اب خوردن
    ابتدا مازول هاتون رو تعریف میکنید (پورتها -ورودی-خروجی و ...)
    و سپس یک ماژول مثل قبل تعریف میکنید و ورودی و خروجی ها رو بر اساس ماژول هاتون تعریف میکنید و سپس همه ی ماژول ها رو در تاپ ماژول صدا میکنید
    در مثال اول در لینک زیر یک فلیپ فلاپ D رو تعریف کرده و سپس در تاپ ماژول دو تا از اونها رو صدا کرده
    http://verilog.renerta.com/mobile/source/vrg00027.htm
نمایش نتایج: از 1 به 4 از 4

موضوعات مشابه

  1. کمک در مورد TEST BENCH
    توسط sarbazmeshgi در انجمن PLD , SPLD , GAL , CPLD , FPGA
    پاسخ: 2
    آخرين نوشته: 2015/11/19, 17:37
  2. مدار test bench
    توسط taranom1 در انجمن مدارهای مجتمع خطی
    پاسخ: 1
    آخرين نوشته: 2015/11/12, 18:58
  3. سوال در مورد فایل test bench
    توسط masoud58 در انجمن PLD , SPLD , GAL , CPLD , FPGA
    پاسخ: 9
    آخرين نوشته: 2013/07/04, 09:19
  4. TEST BENCH in ISE
    توسط t_heidari_elc در انجمن PLD , SPLD , GAL , CPLD , FPGA
    پاسخ: 2
    آخرين نوشته: 2012/03/27, 18:25
  5. فرق verilog و system verilog
    توسط shayanb2004 در انجمن PLD , SPLD , GAL , CPLD , FPGA
    پاسخ: 0
    آخرين نوشته: 2010/01/09, 23:53

کلمات کلیدی این موضوع

علاقه مندي ها (Bookmarks)

علاقه مندي ها (Bookmarks)

مجوز های ارسال و ویرایش

  • شما نمیتوانید موضوع جدیدی ارسال کنید
  • شما امکان ارسال پاسخ را ندارید
  • شما نمیتوانید فایل پیوست کنید.
  • شما نمیتوانید پست های خود را ویرایش کنید
  •