اطلاعیه

Collapse
No announcement yet.

سوال در مورد نحوه عملکرد transmission gate گیت عبور

Collapse
X
 
  • فیلتر
  • زمان
  • Show
Clear All
new posts

    سوال در مورد نحوه عملکرد transmission gate گیت عبور

    سلام دوستان
    ببخشید سوالی ک برام پیش اومده تو تحلیل یک مدار لچ D هست که ذر مسیر فیدبک و در ورودی دو تا nmos و pmos رو موازی میکنند ک اصطلاحا ب اون گیت عبور گفته میشه بعدم کلاک ب گیتا میده چجچوری مسیر فیدبک و کات میکنه؟؟؟؟

    سوال دوم برای اینکه حساس ب لبه بشه دو طبقه ایم مدارو میبندن در این صورت چ اتفاقی برای مدار می افته
    http://s6.picofile.com/file/8231847550/dddd.jpg

    #2
    پاسخ : سوال در مورد نحوه عملکرد transmission gate گیت عبور

    نوشته اصلی توسط saeidmo
    سلام دوستان
    ببخشید سوالی ک برام پیش اومده تو تحلیل یک مدار لچ D هست که ذر مسیر فیدبک و در ورودی دو تا nmos و pmos رو موازی میکنند ک اصطلاحا ب اون گیت عبور گفته میشه بعدم کلاک ب گیتا میده چجچوری مسیر فیدبک و کات میکنه؟؟؟؟

    سوال دوم برای اینکه حساس ب لبه بشه دو طبقه ایم مدارو میبندن در این صورت چ اتفاقی برای مدار می افته
    http://s6.picofile.com/file/8231847550/dddd.jpg
    من که درست نفهمیدم سوال شما چیه و کجای این مدار مشکل داری؟!؟!کاش بهتر سوالت رو مطرح میکری!!
    اما نحوه کار transmission gate :
    تو منطق دیجیتال وقتی سر گیت NMOS سیگنال High باشه ماسفت روشنه و سیگنال سر سورس ( یا درین) رو عبور میده (اتصال کوتاه) و اگه Low باشه ماسفت خاموشه و اتصالی بین سورس و درین نیستش(اتصال باز)
    واسه PMOS دقیقاً عکس این قضیه برقرار هستش.
    حالا تو ttransmission gate : سیگنال های سر گیت NMOS و PMOS ، نات همدیگه هستن.به این صورت یا هر دو MOS روشن هستن و اتصال کوتاه و یا هر دو خاموش و اتصال باز
    تو مدار شما وقتی CLK در حالت High باشه transmission gate اولی روشنه و سیگنال D رو به طبقه بعد منتقل میکنه. transmission gate پایینی خاموش و اتصال باز هستش. پس سیگنال D بعد از دوبار Not شدن ( حالت بافری) به خروجی منتقل میشه.
    وقتی CLK در حالت Low باشه transmission gate اول خاموش و اتصال باز هستش. الان باید دیدت رو باز تر کنی. فرض کن تو خروجی مدارت ( نقطه Q) یک خازن وجود داره که همیشه خروجی چند لحظه قبل رو تو خودش نگه میداره.transmission gate پایینی روشن هستش و اتصال کوتاه. پس سیگنال خروجی چند لحظه قبل از طریق این اتصال کوتاه منتقل میشه به سر طبقه Not و بعد از دوبار Not شدن منتقل میشه به خروجی. پس با Low بودن CLK خروجی لحظه قبل مجدداً منتقل میشه به خروجی.
    --------------------------------------
    در مورد سوال دوم هم لطفاً شکل مدار رو قرار بدید تا توضیح بدم.

    دیدگاه

    لطفا صبر کنید...
    X