ورود به حساب ثبت نام جدید فراموشی کلمه عبور
برای ورود به حساب کاربری خود، نام کاربری و کلمه عبورتان را در زیر وارد کرده و روی «ورود به سایت» کلیک کنید.





اگر فرم ورود برای شما نمایش داده نمیشود، اینجا را کلیک کنید.









اگر فرم ثبت نام برای شما نمایش داده نمی‌شود، اینجا را کلیک کنید.









اگر فرم بازیابی کلمه عبور برای شما نمایش داده نمی‌شود، اینجا را کلیک کنید.





کاربران برچسب زده شده

نمایش نتایج: از 1 به 2 از 2
  1. #1
    2014/11/30
    38
    0

    طراحی و شبیه سازی یک مولد سیگنال و ماژول طیفسنج بر مبنای FFT

    در این پروژه قصد داریم که یک سیگنال سینوسی با یک فرکانس مشخص را تولید کرده و به هستهی FFTتحویل دهیم.
    از FFT 1024 استفاده شده است. و مقدار پیک و محل پیک به خروجی داده میشود.
    برای تولید سیگنال سه راه کلی وجود دارد :اول استفاده از هستهی ،CORDICدوم استفاده از DDSو سوم استفاده از حافظهای که مقادیر یک پریود موج سینوسی
    در آن ذخیره شده است.
    که برای راحتی کار حافظه استفاده شده است.
  2. #2
    2014/11/30
    38
    0

    پاسخ : طراحی و شبیه سازی یک مولد سیگنال و ماژول طیفسنج بر مبنای FFT

    کد:
    module my_fft(
      input clk,
    	 output reg[39:0] max_size=0,
    	 output reg [9:0] max_index=0
      );
    wire [4:0]addra;
    wire start=1;
    reg [4:0]cnt=0;
    reg [9:0] cp_cnt=0;
    reg cp_len_we;
    wire [7:0] douta;
    wire rfd,busy,done,edone;
    reg [7:0] xn_re=0;
    wire signed[18:0] xk_re,xk_im;
    wire [9:0] xn_index;
    reg [39:0] size;
    wire dv;
    wire [9:0] xk_index;
    	 
    memory m1 (
     .clka(clk), // input clka
     .addra(addra), // input [4 : 0] addra
     .douta(douta) // output [7 : 0] douta
    );
    
    
    fft f1 (
     .clk(clk), // input clk
     .start(start), // input start
     .cp_len(cp_cnt), // input [9 : 0] cp_len
     .cp_len_we(cp_len_we), // input cp_len_we
     .xn_re(xn_re), // input [7 : 0] xn_re
     .xn_im(0), // input [7 : 0] xn_im
     .fwd_inv(1), // input fwd_inv
     .fwd_inv_we(1), // input fwd_inv_we
     .rfd(rfd), // output rfd
     .xn_index(xn_index), // output [9 : 0] xn_index
     .busy(busy), // output busy
     .edone(edone), // output edone
     .done(done), // output done
     .dv(dv), // output dv
     .xk_index(xk_index), // output [9 : 0] xk_index
     .cpv(cpv), // output cpv
     .rfs(rfs), // output rfs
     .xk_re(xk_re), // output [18 : 0] xk_re
     .xk_im(xk_im) // output [18 : 0] xk_im
    );
    
    
    assign addra=cnt;
    always@(posedge clk)
    begin
    	
    if(rfd)
    	begin
    	
    		cp_len_we<=1;
    		cp_cnt<=cp_cnt+1;
    		xn_re<=douta;
    		
    		if(cnt==18)
    		cnt<=0;
    		else
    		cnt<=cnt+2;
    		
    	end
    else cp_len_we<=0;
    end
    
    always@(*)
    	if(dv)
    	begin
    	     size<=(xk_re*xk_re)+(xk_im*xk_im);
    				if(size>=max_size)
    				begin
    				max_size<=size;
    				max_index<=xk_index;
    				end	
    	end
    
    endmodule
نمایش نتایج: از 1 به 2 از 2

موضوعات مشابه

  1. دریافت سیگنال مغزی برای شبیه سازی در متلب
    توسط jvr90 در انجمن پردازش سیگنال
    پاسخ: 1
    آخرين نوشته: 2014/03/12, 19:45
  2. پروژه شبیه سازی سیگنال قلب
    توسط v.nassiri در انجمن میکروکنترلرهای AVR
    پاسخ: 0
    آخرين نوشته: 2012/12/23, 22:18
  3. شبیه سازی مقالات پردازش سیگنال با matlab
    توسط eng_sun در انجمن پردازش سیگنال
    پاسخ: 5
    آخرين نوشته: 2012/09/08, 10:49
  4. شبیه سازی سیگنال آنالوگ
    توسط سوران آراسته در انجمن میکروکنترلرهای AVR
    پاسخ: 5
    آخرين نوشته: 2012/08/07, 20:02
  5. شبیه سازی سیگنال ECG در لب ویو
    توسط kamyabi در انجمن Labview
    پاسخ: 25
    آخرين نوشته: 2012/03/12, 00:19

کلمات کلیدی این موضوع

علاقه مندي ها (Bookmarks)

علاقه مندي ها (Bookmarks)

مجوز های ارسال و ویرایش

  • شما نمیتوانید موضوع جدیدی ارسال کنید
  • شما امکان ارسال پاسخ را ندارید
  • شما نمیتوانید فایل پیوست کنید.
  • شما نمیتوانید پست های خود را ویرایش کنید
  •