با سلام به همه ی دوستان،
میخواستم در مورد استفاده کردن از یک Left Shift Register شانزده بیتی به صورت Ring Register راهنمایی بفرمایید.
اطلاعات بیشتر این مسئله:
مقدار پیش فرض این رجیستر عدد یک باشد. همچنین این رینگ رجیستر باید دارای پایه Enable باشد.برای سیگنال Clockاین شیفت رجیستر از یکی از Timer های 50 مگا هرتزی برد DE2_70 استفاده خواهید کرد با این توضیحات که کاربر با زدن یکی از دو دکمه افزایش یا کاهش باید قابلیت افزایش و کاهش فرکانس ورودی clock این رجیستر را داشته باشد. بدین ترتیب کاربر باید بتواند به صورت دستی سیگنال Clock را به یکی از 32 مقدار فرکانس 50 مگاهرتز تا تنظیم 50MHZ/2^31 کند. در زمان شروع کار مدار مقدار فرکانس کلاک باید 50MHZ/2^24 باشد.
محدودیت: تعداد کل logic element های استفاده شده از FPGA برای انجام این کار نباید بیشتر از 100 عدد باشد.