سلام بچه ها کسی میتونه روند طراحی یک وارونگر nmos با بار مقاومتی رو در مدل 0.18 توضیح بده.حاشیه نویز بالا و پایین و توان به صورت زیر داده شده
تشکر
تشکر
NMH<<0.3 , NML<<0.3 , Pdc<<0.5 mw , VDD=1.8 v
-
-
پاسخ : طراحی یک وارونگر Nmos با بار مقاومتی VLSI
صفحات 104 تا 110 از کتاب طراحی VLSI دیجیتال صاحب الزمانی رو بخونی روندش رو متوجه میشی. فقط باید یه سری از پارامترهای تکنولوژی 0.18 رو داشته باشی.مثل Knنوشته اصلی توسط saeidmo -
پاسخ : طراحی یک وارونگر Nmos با بار مقاومتی VLSI
مرسی از جوابتون
kn در صورت سوال مقدارش داده نشده. من این کتاب و ندارم متاسفانه میشه یکم توضییح بدید. kn رو میشه از رابطه جریان بدست اورد؟
میشه مقاومت را یه مقدار فرض کرد؟
دیدگاه
-
پاسخ : طراحی یک وارونگر Nmos با بار مقاومتی VLSI
K=UCنوشته اصلی توسط saeidmo
به دما وابسته هستش.اما میشه یه مقدار تقریبی از رو جریان بدست بیاری . با عکسایی که میذارم و داشتن مقادیر VKVمیتونی مقادیر R،W,L روبه دست بیاری.
دیدگاه
-
پاسخ : طراحی یک وارونگر Nmos با بار مقاومتی VLSI
ممنونم
خیلی زحمت کشیدید
فقط ی سوال مقدار تقریبی Kn رو تو همه معادلات لازم دارم . از روی معادله جریان چطوری میشه؟ اخه کلی محهول تو معادله وجود داره.
تشکردیدگاه
-
پاسخ : طراحی یک وارونگر Nmos با بار مقاومتی VLSI
[code=Text,5,15,25]
NMOS PMOS
AMIS
1500n
K' (Uo*Cox/2) 36.6 -11.7 uA/V^2
500n
K' (Uo*Cox/2) 56.2 -18.9 uA/V^2
350n
K' (Uo*Cox/2) 93.1 -22.2 uA/V^2
TSMC
350n
K' (Uo*Cox/2) 92.9 -32.1 uA/V^2
250n
K' (Uo*Cox/2) 125.9 -25.9 uA/V^2
180n
K' (Uo*Cox/2) 171.9 -36.5 uA/V^2
IBM
500n
K' (Uo*Cox/2) 77.0 -20.9 uA/V^2
350n
K' (Uo*Cox/2) 91.4 -22.7 uA/V^2
250n
K' (Uo*Cox/2) 110.5 -27.0 uA/V^2
180n
K' (Uo*Cox/2) 153.7 -32.8 uA/V^2
130n
K' (Uo*Cox/2) 276.0 -47.6 uA/V^2
[/code]
البته این مقادیر همیشه صدق نمیکنن.چون بسته به مقدار W/L ولتاژ آستانه V تغییر میکنه. دو لینک زیر میتونه مفید باشه.بسته به نوع تکنولوژی میتونی از کتابخونه Hspice اون تکنولوژی استفاده کنی. اما در کل مقادیر بالا واسه شروع تقریب های مناسبی هستن.یادت باشه مقادیر بالا K/2 و K/2 هستن.
http://www.edaboard.com/thread142080.html
http://www.edaboard.com/thread83249.htmlدیدگاه
دیدگاه