اگر به ساختار fft نگاه کنید میبینید که این باتر فلای دائم داره تکرار میشه و تو تمام استیج ها هم دقیقا یک قائده خاص بر این روندش با توجه به شماره استیج بر اون حاکم هست. یادمه تو یکی از تاپیکها یبار روش اینستنس گیریش رو به همراه نمونه کد VHDL گفتم اگه بگردید پیدا میکنید. اول سعی کنید اون باتر فلای رو درست کنید به شکلی که اون توئیدل فاکتور مقدارش به ازای مقادیر مختلف قابل محاسبه باشه و این ها رو کلا تو همون باتر فلای جا بدید تا بعدا نیازی به یه کنترلر دیگه برای محاسبه توئیدل تو هر استیج نباشید البته این باعث میشه که ریسورس بیشتری مصرف کنید ولی روش کار ساده تر هست فعلا میخوایید یه چیزی طراحی کنید که جواب بده به فکر طراحی بهینه نباشید که اگر همچین چیزی دنبالش هستید core gen تولید میکنه براتون.
تو http://opencores.com/project,pipelined_fft_256 ،
256 نقطه ای با توضیحات خیلی خوب هست.
اگه بخواهید از IP Core هم استفاده کنید. quartus گزینه خوبی نیست حتی نسخه full edition اش. چون که بعضی از IP Core هاش نیاز به لایسنس داره و اون هم به این راحتی ها گیر نمیاد. :sad:
اما از IP Core های ISE می تونید استفاده کنید. :biggrin: البته سورس اش رو نمیده! EDIF هست.
حالا شما اگه حتما سورس می خواهید یه سر به سایت
http://en.pudn.com
بزنید. هر کدوم به دردتون خورد بفرمایید من برایتون دانلود کنم :biggrin:
البته از روش دوستان هم می تونید استفاده کنید و 256 نقطه ای را 1024 نقطه کنید.
گفتم دل وجان در سر كارت كردم هر چيز كه داشتم نثارت كردم
گفتا: تو كه باشي كه كني يا نكني؟! آن من بودم كه بي قرارت كردم...
دیدگاه